图书介绍
基于Verilog HDL与Cadence的数字系统设计技术pdf电子书版本下载
- 解本巨编著 著
- 出版社： 北京：清华大学出版社
- ISBN：9787302314707
- 出版时间：2013
- 标注页数：263页
- 文件大小：80MB
- 文件页数：273页
- 主题词：数字系统－系统设计－高等学校－教材
PDF下载
下载说明
基于Verilog HDL与Cadence的数字系统设计技术PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 数字系统设计基础 1
1.1 逻辑代数 1
1.1.1 逻辑运算 1
1.1.2 逻辑定理与化简 5
1.1.3 卡诺图化简 7
1.2 组合逻辑电路设计 13
1.2.1 组合逻辑电路设计方法 13
1.2.2 3线-8线译码器设计 15
1.2.3 8路数据选择器设计 17
1.2.4 七段显示译码器设计 18
1.3 时序逻辑电路设计 20
1.3.1 时序电路的描述方法 21
1.3.2 触发器 22
1.3.3 同步时序逻辑电路设计方法 25
1.3.4 异步时序逻辑电路设计方法 27
1.3.5 十进制加法计数器设计 27
1.3.6 寄存器设计 32
1.4 基于NiosⅡ的FPGA技术 35
1.4.1 FPGA简介和工作原理 36
1.4.2 NiosⅡ软核处理器 37
第2章 硬件描述语言Verilog HDL与集成开发环境 39
2.1 Verilog语言简介 39
2.2 Verilog HDL语法规则 39
2.2.1 标识符 40
2.2.2 命令语句格式 40
2.2.3 数字值集合 41
2.2.4 变量与数据类型 42
2.2.5 运算符与表达式 44
2.2.6 结构语句 47
2.3 Verilog HDL建模 50
2.3.1 模块结构 50
2.3.2 时延 53
2.3.3 3种建模方式 53
2.3.4 模块调用 58
2.4 编辑环境QuartusⅡ 9.1与应用 60
2.4.1 QuartusⅡ 9.1安装与编辑环境介绍 61
2.4.2 原理图绘制 67
2.4.3 使用Verilog语言实现电路设计 74
2.5 QuartusⅡ 9.1实现电路输出仿真 77
第3章 数字系统常用元件及实现 84
3.1 常用分立元件及电路 84
3.1.1 常用分立元件 84
3.1.2 电源电路的实现与设计 92
3.1.3 脉冲时序发生电路设计 93
3.2 组合元件的Verilog设计 95
3.2.1 数据通路的设计 95
3.2.2 运算电路的设计 98
3.3 时序元件的Verilog设计 101
3.3.1 触发器的设计 101
3.3.2 计数器的设计 105
3.3.3 寄存器的设计 107
第4章 基于Cadence PCB的数字系统原理图设计 110
4.1 Cadence SPB 16.3安装与简介 110
4.1.1 Cadence SPB 16.3破解安装步骤 110
4.1.2 Cadence SPB 16.3简介 112
4.2 创建平面元件 119
4.3 原理图设计 123
4.3.1 绘制原理图 123
4.3.2 原理图后续处理 137
第5章 PCB电路板制作 144
5.1 Allegro工作环境配置 144
5.1.1 整体绘图参数设置 144
5.1.2 颜色的设置 147
5.1.3 格点参数设置 148
5.1.4 子集（层）选项设置 148
5.1.5 盲孔和埋孔的设置 148
5.1.6 自动保存功能设置 151
5.2 焊盘与PCB封装的建立 151
5.2.1 创建焊盘 152
5.2.2 创建元件封装符号 165
5.2.3 100进制可逆计数器电路焊盘的设计 175
5.2.4 100进制可逆计数器电路封装设计 177
5.3 电路板建立与设计规则的设置 182
5.3.1 使用电路板向导建立电路板 183
5.3.2 手动建立电路板 185
5.3.3 导入网络表 189
5.4 布局 192
5.4.1 电路板的规划 192
5.4.2 元件的手工摆放 196
5.4.3 元件的快速摆放 199
5.4.4 生成报告文件 200
5.4.5 手工布局100进制可逆计数电路板 200
5.4.6 自动布局 202
5.5 覆铜 205
5.5.1 基本概念 205
5.5.2 为平面层建立覆铜区域 207
5.5.3 平面层分割 209
5.5.4 覆铜的编辑操作 213
5.6 布线 213
5.6.1 布线的原则 213
5.6.2 手动布线 214
5.6.3 自动布线 217
5.6.4 扇出布线 226
5.6.5 布线优化 226
第6章 电路板加工前的处理工作 229
6.1 PCB后续处理 229
6.1.1 自动测试点的添加与修改 229
6.1.2 重命名元件序号 232
6.1.3 调整文字面 233
6.2 电路板加工前的准备工作 234
6.2.1 设计的可装配性检查 234
6.2.2 建立丝印层 237
6.2.3 生成报告文件 238
6.2.4 建立和查看底片文件 238
6.2.5 向厂商提供文件 249
附录A Cadence元件库介绍 250
附录B DRC检测常见错误 252
附录C 74系列数字集成电路型号功能表 256
附录D CMOS系列数字集成电路型号功能表 260
参考文献 263