大型RISC处理器设计 用描述语言Verilog设计VISL芯片pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

大型RISC处理器设计 用描述语言Verilog设计VISL芯片PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述 1

第2章 VLSI电路设计 1

2.1 基础和电路设计风格 1

2.2 设计流程 10

2.3 设计阶段划分 12

第3章 RISC处理器体系结构 18

3.1 简单的RISC处理器 20

3.2 处理器体系结构的选择 23

第4章 Verilog简短介绍 29

第5章 外部行为描述 37

5.1 RISC处理器如何工作 37

5.2 指令集 39

5.3 基于Verilog HDL建模的指令解释器 48

5.4 测试方案详细说明书 56

5.5 定量描述 57

第6章 处理器粗略结构的内部描述 59

6.1 数据流 60

6.2 时序 64

6.3 流水线级 67

6.4 Cache和寄存器堆 80

6.5 中断的处理 90

第7章 粗略结构模型的流水线划分 92

7.1 处理器CHIP 95

7.2 取指令单元IFU 103

7.3 指令译码单元IDU 118

7.4 算术逻辑单元ALU 126

7.5 存储器访问单元MAU 131

7.6 前推和寄存器单元FRU 133

7.7 构建完整的处理器 141

第8章 门级模型综合 142

8.1 由半导体生产商提供的库 142

8.2 手工综合 148

8.3 工具自动综合 159

8.4 一个较大的综合实例 163

8.5 特殊情况：异步总线协议 171

8.6 统计数据和设计经验 172

8.7 门级模型的仿真和优化 173

第9章 测试、可测性设计、测试仪以及测试板 178

9.1 错误模型和错误覆盖率 178

9.2 自动测试仪（ATE） 181

9.3 可测性设计 185

9.4 功能测试 190

9.5 测试数据导出 193

9.6 ATE测试仪 199

9.7 测试板 203

9.8 结论 211

第10章 总结和展望 213

10.1 效率和复杂度 215

10.2 用状态图和转换图进行大型VLSI设计的设计描述、分析和仿真 217

10.3 错误模型和HDL的测试方案 219

第11章 Verilog HDL建模 221

11.1 EBNF格式语法 221

11.2 Verilog语句 223

11.3 基本建模概念 264

11.4 实例 277

11.5 语句的EBNF语法 322