ALTERA可编程逻辑器件应用技术pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

ALTERA可编程逻辑器件应用技术PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录 1

第一章 CPLD概述 1

1.1 PLD的基本结构与发展概况 1

1.1.1 SPLD的基本结构 1

1.1.2 GAL的基本结构、原理和应用基础 4

1.1.3 GAL的编程 11

1.2 CPLD和FPGA的发展概况 23

1.2.1 CPLD的结构特点 23

1.2.2 CPLD的编程工艺 25

1.2.3 FPGA的基本结构 28

1.3 ALTERA可编程逻辑器件 32

1.3.1 Classic系列 32

1.3.2 MAX系列器件 32

1.3.3 Cyclone TM器件 36

1.3.4 Stratix GX器件 37

1.3.5 StratixTM器件 38

1.3.6 APEX系列FPGA 39

1.3.7 ACEX系列器件 40

1.3.8 FLEX 10K系列FPGA芯片 40

1.4 小结 46

思考题 48

第二章 ALTERA可编程逻辑器件开发平台MAX＋plus Ⅱ 50

2.1 MAX＋plusⅡ概述 50

2.1.1 概述 50

2.1.2 设计流程 52

2.2 图形输入的操作 53

2.2.1 项目建立与图形输入 53

2.2.2 项目的编译 59

2.2.3 项目的检验 60

2.2.4 定时分析 65

2.2.5 目标器件选择及其管脚的锁定 67

2.2.6 器件的编程或配置 69

2.2.7 图形设计法的实用技术 71

2.3 文本编辑方式与AHDL语言 80

2.3.1 概述 80

2.3.2 基本的AHDL设计结构 88

2.3.3 AHDL的基本元素 116

2.3.4 如何使用AHDL 155

2.4 MAX＋plusⅡ设计进阶 197

2.4.1 几种提高电路设计效率的方法 197

2.4.2 项目的层次结构和文件系统 204

2.4.3 功能库和IP核的应用 206

2.5.1 选项说明 211

2.5 设计综合及其资源优化 211

2.5.2 Pin/Location/Chip…选项 215

2.5.3 Timing Requirements选项 216

2.5.4 Clique选项 220

2.5.5 Logic Options选项 221

2.5.6 Probe选项 222

2.5.7 Connected Pins选项 224

2.5.8 Local Routing选项 224

2.5.9 Global Project Device Options选项 224

2.5.10 Global Project Timing Requirements 225

2.5.11 Global Project Logic Synthesis选项 225

2.5.12 lgnore Project Assignments选项 226

2.5.13 Clear ProjectAssignments选项 226

2.5.14 Back-Annotate Project选项 226

2.5.15 Convert Obsolete Assignment Format选项 227

思考题 228

第三章 应用Quartus Ⅱ 230

3.1 应用图形化用户接口的设计流程 231

3.2 命令行设计流程 234

3.3 设计输入 236

3.3.1 建立工程 236

3.3.2 建立设计文件 238

3.4 编译设计 244

3.4.1 指定当前设计的约束条件 244

3.4.2 编译的基本流程 245

3.5 仿真 249

3.5.1 使用Quanus Ⅱ仿真器进行仿真设计 249

3.5.2 建立波形文件 249

3.5.3 进行PowerCauge功耗估算 250

3.6 布局布线 250

3.6.2 分析布局布线结果 251

3.6.1 Fitter与编译工作模式间的关系 251

3.6.3 布局布线的控制 253

3.7 时序分析 256

3.7.1 在Quartus Ⅱ软件中进行时序分析 256

3.7.2 查看时序分析结果 258

3.7.3 进行分配与查看延时路径 259

3.8 时序逼近 260

3.8.1 使用时序逼近布局图 260

3.8.2 查看分配与布线 261

3.8.3 执行分配 262

3.8.4 使用网表优化实现时序逼近 262

3.8.5 使用LogicLock区域实现时序逼近 264

3.9 编程与配置 265

4.1 编程硬件 267

第四章 器件编程与配置 267

4.2 编程或配置模式 269

4.3 并口下载电缆ByteBlaster 275

思考题 278

第五章 设计实例与技巧 279

5.1 数字钟电路设计 279

5.1.1 系统分析设计 279

5.1.2 Top-Down模块设计 280

5.2 多波形发生器设计 289

5.2.1 电路工作原理 289

5.2.2 多波形发生器的实现 289

5.3 三位乘法器设计 291

5.3.1 三位乘法器电路设计基本原理 291

5.3.2 三位乘法器模块实现 291

5.4.1 汽车尾灯控制电路设计原理 293

5.4 汽车尾灯控制电路设计 293

5.4.2 汽车尾灯控制电路顶层原理图 294

5.4.3 模块描述源程序 294

5.5 简易频率计设计 296

5.5.1 基准时间产生模块（fre_base） 296

5.5.2 被测时钟频率计数模块 298

5.6 时延环节模块设计 302

5.7 并／串转换模块设计 303

5.7.1 单通道并／串转换子模块（p_s模块） 304

5.7.2 多通道并／串转换模块（s_term模块） 305

5.8 移位相加模块设计 305

5.8.1 移位相加模块原理分析 305

5.8.2 移位相加模块电路实现 306

参考文献 309