基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解 第2版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解 第2版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 Altera Quartus Ⅱ开发流程 1

1.1 Quartus Ⅱ软件综述 1

1.2设计输入 6

1.3约束输入 8

1.4综合 14

1.5布局布线 17

1.6仿真 21

1.7编程与配置 26

第2章 Quartus Ⅱ的使用 31

2.1原理图和图表模块编辑 31

2.2文本编辑 55

2.3混合编辑（自底向上设计） 71

2.4混合编辑（自顶向下设计） 76

第3章 第三方EDA工具的使用 85

3.1第三方EDA工具简介 85

3.2 ModelSim仿真工具的使用 86

3.2.1仿真简介 87

3.2.2 ModelSim简介 90

3.2.3使用ModelSim进行功能仿真 95

3.2.4使用ModelSim进行时序仿真 105

3.2.5在Quartus Ⅱ中调用ModelSim进行仿真 111

3.2.6 ModelSim仿真工具的高级应用 115

3.3 Synplify/Synplify Pro综合工具的使用 126

3.3.1 Synplify/Synplify Pro简介 126

3.3.2 Synplify Pro综合流程 134

3.3.3 Synplify Pro的其他综合技巧 157

第4章 Verilog HDL语言概述及基本要素 167

4.1 Verilog HDL语言简介 167

4.2 Verilog HDL设计流程 169

4.3程序模块的说明 170

4.4 Verilog HDL的层次化设计 172

4.5时延 178

4.6 Verilog HDL语言的描述形式 178

4.6.1结构描述形式 179

4.6.2行为描述形式 181

4.6.3混合设计模式 187

4.7 Verilog HDL语言基本要素 188

4.7.1标志符 188

4.7.2注释 188

4.7.3格式 189

4.7.4系统任务和函数 189

4.7.5编译指令 189

4.7.6逻辑数值 192

4.7.7常量 192

4.7.8数据类型 194

4.7.9运算符和表达式 200

第5章 行为描述语句 210

5.1触发事件控制 210

5.2条件语句 212

5.3循环语句 217

5.4逻辑验证与Testbench编写 221

5.5状态机 238

第6章 门电路设计范例 252

6.1与非门电路 252

6.2或非门电路 254

6.3异或门电路 256

6.4三态门电路 258

6.5单向总线缓冲器 260

6.6双向总线缓冲器 261

6.7使用always过程语句描述的简单算术逻辑单元 262

第7章 组合逻辑电路设计范例 264

7.1编码器 264

7.1.1 8线—3线编码器 264

7.1.2 8线—3线优先编码器 265

7.2译码器 269

7.2.1 3线—8线译码器 269

7.2.2 BCD—七段显示译码器 273

7.3数据选择器 274

7.3.1 4选1数据选择器 274

7.3.2 8选1数据选择器 277

7.3.3 2选1数据选择器 279

7.4数据分配器 280

7.5数值比较器 281

7.6加法器 283

7.6.1半加器 283

7.6.2全加器 286

7.6.3 4位全加器 288

7.6.4 16位加法器 290

7.7减法器 292

7.7.1半减器 292

7.7.2全减器 294

7.7.3 4位全减器 295

7.8七人投票表决器 296

7.9乘法器 297

第8章 触发器设计范例 299

8.1 R-S触发器 299

8.2 J-K触发器 301

8.3 D触发器 302

8.4 T触发器 304

第9章 时序逻辑电路设计范例 306

9.1同步计数器 306

9.1.1同步4位二进制计数器 306

9.1.2同步二十四进制计数器 308

9.1.3模为60的BCD码加法计数器 310

9.2异步计数器 312

9.3减法计数器 314

9.4可逆计数器 315

9.5可变模计数器 317

9.5.1无置数端的可变模计数器 317

9.5.2有置数端的可变模计数器 319

9.6寄存器 320

9.7锁存器 322

9.8移位寄存器 324

9.8.1双向移位寄存器 325

9.8.2串入/串出移位寄存器 326

9.8.3串入/并出移位寄存器 328

9.8.4并入/串出移位寄存器 329

9.9顺序脉冲发生器 330

9.10序列信号发生器 332

9.11分频器 333

9.11.1偶数分频器 333

9.11.2奇数分频器 336

9.11.3半整数分频器 342

第10章 存储器设计范例 344

10.1只读存储器（ROM） 344

10.2随机存储器（RAM） 346

10.3堆栈 348

10.4 FIFO 351

第11章 数字系统设计范例 354

11.1跑马灯设计 354

11.2 8位数码扫描显示电路设计 358

11.3 4×4键盘扫描电路设计 360

11.4数字频率计 364

11.5乒乓游戏机 366

11.6交通控制器 372

11.7数字钟 380

11.8自动售货机 389

11.9出租车计费器 397

11.10电梯控制器 409

第12章 可参数化宏模块及IP核的使用 421

12.1 ROM、RAM、FIFO的使用 421

12.2乘法器和锁相环的使用 429

12.3正弦信号发生器 432

12.4 NCO IP核的使用 433

第13章 基于FPGA的射频热疗系统 438

13.1肿瘤热疗的生物学与物理学技术概论 439

13.2温度场特性的仿真 441

13.3射频热疗系统设计 441

13.4系统硬件电路设计 442

13.4.1硬件整体结构 442

13.4.2高精度数字温度传感器DS 18B20 443

13.4.3 ACEX 1 K系列的FPGA器件的特点 447

13.4.4 ACEX 1K器件的配置电路设计 448

13.4.5电源电路 451

13.4.6驱动电路设计 451

13.5软件实现 454

13.5.1系统软件设计电路图 454

13.5.2温度测量模块 456

13.5.3指定温度设置模块 462

13.5.4控制算法的选择及设计 465

13.5.5信号调制 475

13.5.6温度显示模块 475

13.5.7分频模块 481

13.6温度场测量与控制的实验 482

13.6.1实验材料及方法 482

13.6.2实验结果 483

13.6.3实验结果分析 486

13.7结论 487

第14章 基于FPGA的直流电机伺服系统 488

14.1电机控制发展情况 488

14.2系统控制原理 489

14.3算法设计 491

14.4系统硬件设计原理 493

14.5系统软件设计原理 500

14.5.1系统软件设计电路图 501

14.5.2 AD1674控制模块 503

14.5.3 ADC0809控制模块 505

14.5.4反馈控制模块 507

14.5.5前馈控制模块 508

14.5.6前馈和反馈量求和模块 509

14.5.7过电流控制模块 510

14.5.8 PWM波生成模块 510

14.5.9分频模块 511

14.6系统调试及结果分析 512

14.6.1硬件调试 512

14.6.2可靠性、维修性、安全性分析 513

14.6.3软件调试 514

14.7结论 517

附录A RC-EDA/SOPC实验平台简介 518