图书介绍
“计算机组成与设计”实验教材 基于设计方法、VHDL及例程pdf电子书版本下载
- 姜欣宁编著 著
- 出版社： 西安：西安交通大学出版社
- ISBN：9787560540283
- 出版时间：2014
- 标注页数：246页
- 文件大小：34MB
- 文件页数：259页
- 主题词：计算机体系结构－高等学校－教材；VHDL语言－程序设计－高等学校－教材
PDF下载
下载说明
“计算机组成与设计”实验教材 基于设计方法、VHDL及例程PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第一篇 计算机系统（模型机）的设计方法介绍 1
第1章 概述 1
1.1背景 1
1.2课程的设计思路 1
1.2.1设计定位 1
1.2.2开发方法的设计 2
1.3技术要求和实施平台 3
第2章 计算机系统设计方法的描述 4
2.1系统开发的整体规划（见图2-1） 4
2.2系统的体系结构描述（三种） 4
2.3系统的初步划分 6
2.4系统内部模块的关联 6
2.5系统的详细设计流程图 7
第3章 计算机系统的设计与实现（组合逻辑设计方案） 10
3.1构建数据流的路径 10
3.2配置数据流路径（数据通路）的基本部件 11
3.3取指周期的分析 11
3.4数据通路的构建举例 12
3.4.1取指令数据通路的构建（见图3-2） 12
3.4.2各类指令数据通路的构建 12
3.4.3总的数据通路的形成 14
3.4.4数据通路中控制信号的确定 14
3.5指令集设计 15
3.5.1指令系统设计概述 15
3.5.2指令类型的设计 16
3.5.3指令格式的设计 16
3.5.4寻址方式的确定 17
3.5.5各条指令的描述与功能部件的配置 17
3.5.6写出“指令系统对照表” 17
3.6控制器的设计 18
3.6.1控制器的设计概述 18
3.6.2控制器的基本逻辑模块组成 19
3.6.3微操作与各种信号之间的关系 19
3.6.4“时序”设计要点 20
3.6.5时序电路模块的设计 20
3.6.6组合逻辑控制器的一般设计方法和步骤 22
3.6.7一个控制器设计方法（CU的状态图描述法）的描述 23
3.6.7.1设计思路和步骤 23
3.6.7.2分析指令执行过程 23
3.6.7.3控制器微操作序列的设计 24
3.6.7.4控制器微命令的设计 24
3.6.7.5控制器的状态机图的设计 24
3.6.7.6描述信号（微命令）和状态之间的关系 25
3.7控制器和系统的实现（“组合逻辑”的设计方案） 27
3.7.1控制信号产生电路的硬件实现方法 27
3.7.2系统各级电路的硬件实现 27
3.8控制器的仿真测试 31
3.9存储器的设计要点 31
3.10系统的调试 32
第4章 计算机系统设计方法和步骤（微程序设计方案） 33
4.1设计思路和步骤 33
4.2指令集的设计 33
4.2.1指令类型 33
4.2.2指令的格式及其实现的操作 34
4.3系统硬件电路的设计 35
4.3.1系统电路图的设计 35
4.3.3各微命令信号的含义及功能如下 35
4.3.4主要部件的描述 37
4.4指令流程图及数据通路图的描述 39
4.5控制器的设计 42
4.5.1控制器的设计思路 42
4.5.2控制器ASM图的设计 43
4.5.3微程序的设计 43
4.5.4画出微程序代码表 45
4.6计算机系统的实现 45
4.6.1系统实现（集成）方法的选择 45
4.6.2设计计算机（主机）系统 45
4.6.3编写测试程序 45
4.7总线和外设接口的设计 46
第5章 实践总结 47
5.1结果分析 47
5.2经验分析 47
第二篇 VHDL语言基础及实例 49
6.1 VHDL程序的结构 49
6.2 VHDL的基本词汇元素 58
6.3 VHDL的对象 62
6.4 VHDL的数据类型 64
6.5运算符 71
6.6 VHDL的顺序语句 73
6.7 VHDL的并行语句 80
6.8子程序语句 85
6.9系统的层次结构设计 90
6.10程序包及应用 90
第三篇 实验项目 93
实验一 串并型加减法器的设计 93
实验二 层次结构的设计与实现 102
实验三 逻辑单元的设计与实现 108
实验四 寄存器组的设计与实现 110
实验五 时序部件的设计 117
实验六 寻址电路的设计和实现 126
实验七 内部存储器的设计与实现 131
实验八 数据通路的设计和实现 134
实验九 三级时序电路模块的设计和仿真分析 136
实验十 指令译码器（硬连线控制器）电路的设计和实现 141
实验十一 多模块并行执行的设计 145
实验十二 程序包的使用 147
附录1 Xilinx LSE开发平台的应用 150
附录2 XJECA实验教学系统使用介绍 170
附录3 Quartus Ⅱ基本使用方法及TEC-CA设备的介绍 191