Altera FPGA系统设计实用教程pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

Altera FPGA系统设计实用教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 FPGA开发概要 1

1.1 可编程逻辑器件简介 1

1.2 FPGA芯片 3

1.2.1 FPGA框架结构 3

1.2.2 Altera公司的FPGA 6

1.3 FPGA开发工具 11

1.4 基于FPGA的开发流程 11

1.4.1 典型FPGA开发流程 12

1.4.2 FPGA的配置 13

1.4.3 基于FPGA的SoC设计方法 17

第2章 硬件描述语言 20

2.1 VHDL硬件描述语言 21

2.1.1 程序基本结构 21

2.1.2 VHDL程序语法规则 31

2.1.3 并行语句 41

2.1.4 顺序语句 48

2.1.5 子程序及子程序调用语句 54

2.2 Verilog硬件描述语言 56

2.2.1 Verilog HDL程序基本结构 57

2.2.2 Verilog HDL数据类型 58

2.2.3 Verilog HDL运算符 61

2.2.4 Verilog HDL描述语句 65

2.2.5语句的顺序执行与并行执行 73

2.2.6 Verilog HDL元件例化 74

第3章 QuartusⅡ设计开发环境 76

3.1 QuartusⅡ概述 76

3.2 QuartusⅡ设计流程 78

3.2.1 设计输入 78

3.2.2 设计处理 83

3.2.3 波形仿真 86

3.2.4 器件编程 92

3.3 嵌入式逻辑分析仪使用 94

第4章 基本电路的VHDL设计 100

4.1 基本电路的VHDL设计 100

4.1.1 优先编码器 100

4.1.2 数据选择器 102

4.1.3 组合逻辑电路与并行语句、进程语句的关系 104

4.1.4 运算电路 106

4.1.5 时钟信号 109

4.1.6 锁存器和触发器 113

4.1.7 同步、异步信号的描述 117

4.1.8 同步电路的设计原则 119

4.1.9 计数器 120

4.1.10 分频电路 122

4.1.11 寄存器 123

4.1.12 状态机 130

4.1.13 动态扫描电路 136

4.2 基本电路的Verilog设计 139

4.2.1 优先编码器 139

4.2.2 译码器 140

4.2.3 数据选择器 141

4.2.4 运算电路的设计 143

4.2.5 时钟信号 145

4.2.6 触发器 145

4.2.7 同步、异步控制信号 146

4.2.8 计数器 147

4.2.9 分频器 149

4.2.10 寄存器 151

4.2.11 串并转换电路 153

4.2.12 有限状态机 156

4.2.13 动态扫描电路 158

第5章 基于IP的设计 162

5.1 IP核 162

5.2 触发器IP核的VHDL设计应用 163

5.3 存储器IP核的VHDL设计应用 167

5.4 锁相环IP核的VHDL设计应用 174

5.5 运算电路IP核的VHDL设计应用 177

第6章 人机交互接口设计 181

6.1 键盘扫描电路的VHDL设计 181

6.1.1 设计原理 181

6.1.2 设计实现 184

6.1.3 综合仿真 192

6.2 液晶驱动电路的VHDL设计 193

6.2.1 设计原理 193

6.2.2 设计实现 197

6.2.3 综合仿真 200

第7章 数字信号处理 202

7.1 差错控制电路的VHDL设计（CRC校验电路） 202

7.1.1 设计原理 202

7.1.2 校验电路的VHDL实现 203

7.1.3 综合仿真 205

7.2 滤波电路的VHDL设计 207

7.2.1 设计原理 207

7.2.2 FIR滤波电路的设计实现 208

7.2.3 综合仿真 210

7.3 HDB3基带信号编译码电路的VHDL设计 214

7.3.1 设计原理 214

7.3.2 设计实现 216

7.3.3 综合仿真 224

第8章 密码算法设计 226

8.1 分组密码算法的VHDL设计（SM4） 226

8.1.1 SM4算法原理 226

8.1.2 设计实现 229

8.1.3 仿真验证 235

8.2 流密码算法的VHDL设计（ZUC） 236

8.2.1 ZUC算法原理 237

8.2.2 设计实现 241

8.2.3 仿真验证 250

8.3 HASH算法的VHDL设计（SM3） 250

8.3.1 SM3算法原理 251

8.3.2 设计实现 253

8.3.3 仿真验证 260

第9章 基于NiosⅡ的SOPC系统开发 262

9.1 SOPC技术简介 262

9.1.1 NiosⅡ嵌入式处理器 264

9.1.2 SOPC Builde r开发工具 265

9.1.3 SOPC开发流程 266

9.2 SOPC硬件开发 268

9.2.1 启动SOPC Builder 268

9.2.2 添加CPU及外设IP模块 269

9.2.3 自定义CPU指令逻辑 274

9.2.4 自定义外设IP的设计与添加 277

9.2.5 集成NiosⅡ系统至QuartusⅡ 286

9.3 SOPC软件系统开发 287

9.3.1 创建NiosⅡ工程 288

9.3.2 设置工程的系统属性 291

9.3.3 程序编写及编译 291

9.3.4 代码调试及运行 295

附录 DES算法的S盒 299

参考文献 301