FPGA/CPLD系统设计与应用案例pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

FPGA/CPLD系统设计与应用案例PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章 逻辑代数基础 1

第一节 数制与编码 1

一、数制 2

二、数制转换 5

三、二进制的算术运算 8

四、常用编码 9

第二节 逻辑运算 12

一、逻辑代数的基本运算 12

二、逻辑代数的复合运算 14

第三节 逻辑函数 16

一、逻辑函数的表示方法 16

二、逻辑函数表示方法的相互转换 19

第四节 逻辑代数的公理、基本定律、运算规则 19

一、逻辑代数的公理 19

二、逻辑代数的基本定律 19

三、逻辑代数的运算规则 20

第五节 逻辑函数的化简 21

一、公式化简法 22

二、卡诺图化简法 24

第二章 组合逻辑电路 35

第一节 逻辑门电路 35

一、逻辑门电路概述 35

二、分立元器件门电路 37

三、数字集成电路 40

第二节 组合逻辑电路分析 45

一、组合逻辑电路的分析步骤 46

二、组合逻辑电路的分析举例 46

第三节 组合逻辑电路设计 47

一、组合逻辑电路设计步骤 47

二、组合逻辑电路设计举例 47

第四节 加法器 50

一、半加器设计 50

二、全加器设计 51

三、集成加法器 52

四、全加器应用 52

第五节 编码器 54

一、普通编码器 54

二、二-十进制编码器 56

三、优先编码器 58

第六节 译码器 62

一、译码器设计 62

二、集成译码器 64

三、数字显示译码驱动电路 69

第七节 数据选择器和数值比较器 73

一、数据选择器 73

二、数值比较器（Comparator） 78

第三章 时序逻辑电路 83

第一节 触发器 83

一、触发器的分类、特点及描述方法 84

二、基本RS触发器 85

三、同步RS触发器 89

四、边沿触发器 91

五、触发器的相互转换 97

第二节 时序逻辑电路的分析方法 100

一、同步时序逻辑电路的分析方法 100

二、异步时序逻辑电路的分析方法 104

第三节 计数器 106

一、计数器的分类 106

二、二进制计数器的设计 107

三、集成计数器 110

第四节 寄存器 120

一、数据寄存器 120

二、移位寄存器 122

三、移位寄存器的应用 127

第四章 可编程逻辑器件 135

第一节 专用集成电路ASIC 136

第二节 FPGA/CPLD概述 140

第三节 PLD/FPGA结构与原理 142

一、基于乘积项（Product-Term）的PLD结构 142

二、查找表（Look-Up-Table）的原理与结构 145

第四节 Altera公司的可编程逻辑器件 148

一、Altera公司的CPLD 148

二、Altera公司的FPGA 152

三、CPLD与FPGA的选用 157

第五章 MAX+plusⅡ概述 159

第一节 MAX+plusⅡ的系统配置和安装 160

一、推荐的系统配置 160

二、MAX+plusⅡ的安装 160

第二节 MAX+plusⅡ的授权 164

第三节 初识MAX+plusⅡ 167

一、管理器窗口 167

二、图形编辑器 169

三、符号编辑器 169

四、文本编辑器 169

五、波形编辑器 170

六、编译器窗口 170

七、仿真窗口 171

八、时间分析器 171

九、器件编程窗口 172

十、底层图编辑器 172

第四节 MAX+plusⅡ设计过程 172

一、设计流程 172

二、设计步骤 174

三、常用菜单简介 174

第五节 用MAX+plusⅡ的设计实例 176

一、实例设计输入 177

二、设计编译 179

三、模拟仿真 181

四、定时分析 181

第六章 原理图输入法设计 183

第一节 原理图输入法设计 183

一、原理图编辑器 183

二、原理图设计流程 184

三、图形符号编辑流程 190

第二节 器件选择和管脚锁定 192

一、器件选择 192

二、管脚锁定 195

第七章 设计项目编译 197

第一节 设计医生 197

第二节 生成仿真网表 201

第三节 设定适配规则和报告文件 202

一、设定适配规则 202

二、设定报告文件 203

第四节 逻辑综合选项设定 203

一、全局逻辑综合选项 203

二、局部逻辑综合选项 206

第五节 全局器件属性设定 208

第六节 时间需求设定 209

第七节 其他设定 210

一、全局参数设定 210

二、相关管脚设定 211

三、忽略和清除工程设置 212

第八节 编译结果 213

第八章 电路仿真与时序分析 214

第一节 添加仿真激励波形 214

第二节 电路仿真 219

第九章 其他输入设计法 222

第一节 文本输入设计 222

第二节 波形输入法设计 225

第十章 器件编程 229

第一节 编程下载 229

第二节 利用Altera编程器对MAX和EPROM系列器件进行编程 230

第三节 通过JTAG实现在系统编程 230

第四节 利用ByteBlaster配置FLEX系列器件 232

第十一章 硬件描述语言VHDL语言 233

第一节 VHDL语言介绍 233

一、VHDL语言历史 233

二、VHDL设计单元 234

第二节 基本的VHDL术语 238

第三节 VHDI行为建模 244

一、信号赋值语句 244

二、进程语句 256

第四节 VHDL的数据对象和数据类型 273

一、数据对象 274

二、数据类型 276

第五节 VHDL的子程序 293

一、转换函数 296

二、决断函数 299

三、程序包 304

第六节 VHDL预定义属性 308

一、值类属性 308

二、函数类属性 313

三、信号类属性 320

第十二章 FPGA/CPLD综合设计实例 324

第一节 运用VHDL语言设计数字钟 324

一、秒计数器设计 324

二、分计数器设计 329

三、时计数器设计 331

四、动态扫描显示电路设计 333

五、报时电路设计 335

六、七段显示译码电路的设计 337

七、数字钟总体设计 338

第二节 运用原理图输入法设计数字钟 345

一、六十进制计数器设计 345

二、二十四进制计数器设计 345

三、动态显示扫描电路设计 347

四、整体设计 350