EDA技术与VHDL项目化教程pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

EDA技术与VHDL项目化教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

项目一：基于CPLD的开发板的硬件设计 1

1.1 项目任务书：设计基于CPLD的开发板 1

1.2 任务分析 2

1.3 知识储备 3

1.3.1 Protel DXP 2004绘制原理图的方法 3

1.3.2 Altium Designer 15.1绘制PCB板图的方法 8

1.4 任务实施 14

1.4.1 CPLD开发板的原理图设计 14

1.4.2 CPLD开发板的PCB设计 22

1.5 任务拓展 24

1.6 评价与总结 24

1.6.1 项目评价 24

1.6.2 项目总结 25

项目二：基于CPLD的流水灯 26

2.1 项目任务书：基于CPLD的流水灯 26

2.2 任务分析 27

2.3 知识储备 27

2.3.1 EDA技术基础知识 27

2.3.2 硬件描述语言 38

2.4 任务实施 71

2.4.1 QuartusⅡ工具软件的使用 72

2.4.2 基于CPLD的流水灯设计与实现 101

2.5 任务拓展 115

2.6 评价与总结 115

2.6.1 项目评价 115

2.6.2 项目总结 116

项目三：基于CPLD的数字电子钟 117

3.1 项目任务书：基于CPLD的数字电子钟 117

3.2 任务分析 118

3.3 知识储备 118

3.3.1 顺序语句 118

3.3.2 并行语句 127

3.4 任务实施 137

3.4.1 时钟源的设计 137

3.4.2 秒计时的设计 138

3.4.3 基于CPLD的数字电子钟设计与实现 142

3.5 任务拓展 146

3.6 评价与总结 146

3.6.1 项目评价 146

3.6.2 项目总结 147

项目四：基于CPLD的交通灯控制器 148

4.1 项目任务书：基于CPLD的交通灯控制器 148

4.2 任务分析 149

4.3 知识储备 149

4.3.1 组合逻辑电路设计 149

4.3.2 时序逻辑电路设计 156

4.3.3 状态机设计 164

4.4 任务实施 173

4.4.1 时钟源的设计 173

4.4.2 交通灯控制器的程序设计 173

4.4.3 基于CPLD的交通灯控制器的项目设计 176

4.5 任务拓展 179

4.6 评价与总结 179

4.6.1 项目评价 179

4.6.2 项目总结 180

项目五：基于CPLD的数字频率计 181

5.1 项目任务书：基于CPLD的数字频率计 181

5.2 任务分析 182

5.3 知识储备 182

5.3.1 并行语句：元件例化语句 182

5.3.2 硬件调试 187

5.4 任务实施 189

5.4.1 基于CPLD的数字频率计的模块设计 189

5.4.2 基于CPLD的数字频率计的顶层设计 193

5.4.3 基于CPLD的数字频率计的硬件实现 197

5.5 任务拓展 199

5.6 评价与总结 199

5.6.1 项目评价 199

5.6.2 项目总结 200

项目六：基于CPLD的汉字点阵显示屏 201

6.1 项目任务书：基于CPLD的汉字点阵显示屏 201

6.2 任务分析 202

6.3 知识储备 202

6.3.1 8＊8LED点阵块的结构与显示原理 202

6.3.2 汉字及图形的LED点阵显示实现 205

6.4 任务实施 211

6.4.1 单个汉字、图形的显示设计 211

6.4.2 多个汉字、图形的显示设计 215

6.4.3 多个汉字、图形的显示切换设计 230

6.5 任务拓展 237

6.6 评价与总结 237

6.6.1 项目评价 237

6.6.2 项目总结 238

项目七：基于CPLD的信号发生器的设计 239

7.1 项目任务书：基于CPLD的信号发生器的设计 239

7.2 任务分析 240

7.3 知识储备 241

7.3.1 DDS的基本结构 241

7.3.2 LPM宏模块应用 244

7.3.3 LPM存储器的设置和调用 254

7.4 任务实施 261

7.4.1 基于VHDL语言的信号数据存储器设计 261

7.4.2 基于VHDL语言的ROM模块的设计与测试 280

7.4.3 基于CPLD的信号发生器的设计与实现 296

7.5 任务拓展 302

7.6 评价与总结 302

7.6.1 项目评价 302

7.6.2 项目总结 303

附录1：CPLD开发板原理图 304

附录2：CPLD开发板PCB板图 305

参考文献 306