数字系统的原理和应用 上pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字系统的原理和应用 上PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

前言 1

第一章基本概念 1

§1.1数值表示 1

目次 1

§1.2数字系统和模拟系统 3

§1.3数字的数系 4

§1.4二进制数的表示 9

§1.5脉冲的特性 12

§1.6存储 15

§1.7数字电脑 15

§1.8小结 18

习题 20

§2.1 布尔常量和布尔变量 21

第二章用布尔代数分析逻辑电路 21

§2.2布尔逻辑运算 22

§2.3「或」运算 23

§2.4 「与」运算 27

§2.5「非」运算 29

§2.6逻辑电路的代数描述 30

§2.7求逻辑电路输出的值 32

§2.8 由布尔表达式完成电路 34

§2.9 「或非」门和「与非」门 35

§2.10布尔代数的本领 37

§2.11布尔定理 38

§2.12逻辑电路的化简 45

§2.13 「与非」门和「或非」门的普适性 48

§2.14等效逻辑表示 49

习题 51

第三章逻辑电路设计 53

§3.1 「积之和」与「和之积」表达式 53

§3.2 由真值表导出表达式：「积之和」形式的解 54

§3.3 由真值表导出表达式：「和之积」形式的解 58

§3.4 「积之和」形式的解转化为「与非」门 61

§3.5 「和之积」形式的解转化为「或非」门 64

§3.6 「异」电路和「同」电路 66

§3.7有多个输出的逻辑电路 70

§3.8不用真值表进行设计 71

习题 73

第四章触发器 74

§4.1 由逻辑门电路组成的触发器 76

§4.2 S-C型触发器 79

§4.3 时钟信号 81

§4.4 S-C型时标触发器 82

§4.5 J-K型时标触发器 86

§4.6 D型时标触发器 88

§4.7 同步的和异步的触发器输入 90

§4.8主从触发器 92

§4.9触发器操作：转移操作 98

§4.10触发器操作：移位寄存器 100

§4.11触发器操作：计数 104

§4.12单稳电路 107

§4.13触发器电路的分析 108

习题 111

§5.1二－十进制转换 113

第五章数系和代码 113

§5.2 十－二进制转换 114

§5.3二进制加法 116

§5.4正负数的表示 117

§5.5在补码系统中的加法 120

§5.6在补码系统中的减法 122

§5.7二进制数的乘法 123

§5.8二进制除法 124

§5.9 八进制 125

§5.10十六进制 128

§5.11二－十进制代码 129

§5.12二－十进制的加法 132

§5.13馀3代码 134

§5.14葛莱码 135

§5.15字母数字代码 138

§5.16检测错误用的奇偶性方法 140

习题 142

第六章运算电路 145

§6.1运算器 145

§6.2并行二进制加法器 147

§6.3全加器的设计 149

§6.4完整的并行加法器电路 151

§6.5进位传送 153

§6.6集成电路并行加法器 154

§6.7补码系统 156

§6.8串行加法器 160

§6.9用补码的串行减法 163

§6.10串行和并行的比较 164

§6.11 二－十进制加法器 165

§6.12二进制乘法器 168

习题 173

第七章计数器及其应用 175

§7.1异步（串行）计数器 175

§7.2自停串行计数器 179

§7.3模数为任意数的计数器 180

§7.4异步下行计数器 185

§7.5异步上／下行计数器 187

§7.6 串行计数器的传播延？ 188

§7.7 同步（并行）计数器 190

§7.8并行的下行计数器和上／下行计数器 193

§7.9同步／异步计数器 195

§7.10计数器的译码 196

§7.11译码尖脉冲 200

§7.12 BCD计数器的串联 204

§7.13可预置的（程序可控的）计数器 205

§7.14移位寄存器组成的计数器 206

§7.15计数器应用：频率计数器 211

§7.16计数器应用：数字钟 216

习题 220

附录Ⅰ 2的乘方 223

附录Ⅱ 化简逻辑电路的卡诺图方法 224

§Ⅱ.1卡诺图的形式 224

§Ⅱ.2合并相邻的「1」而进行化简 226

§Ⅱ.3完整的化简手续 230

习题答案 236