Verilog HDL综合实用教程pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

Verilog HDL综合实用教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

译者序………………………………………………………………………………………Ⅰ原书序………………………………………………………………………………………Ⅲ前言…………………………………………………………………………………………Ⅳ第1章 基础知识 1

1.1　什么是综合？ 1

目录 1

1.2　设计流程中的综合 2

1.3　逻辑值体系 4

1.4　位宽 5

1.4.1　数据类型 5

1.4.2　常量 7

1.4.3　参数 8

1.5　值保持器的硬件建模 8

第2章　从Verilog结构到逻辑门 11

2.1　持续赋值语句 11

2.2　过程赋值语句 12

2.2.1　阻塞式过程赋值 12

2.2.3　赋值对象 13

2.2.2　非阻塞式过程赋值 13

2.2.4　赋值限制 14

2.3　逻辑算符 15

2.4　算术算符 15

2.4.1　无符号算术 16

2.4.2　有符号算术 17

2.4.3　进位的建模 18

2.5　关系算符 18

2.6　相等性算符 20

2.7　移位算符 20

2.8 向量运算 22

2.9　部分选取 23

2.10　位选取 24

2.10.1　常量下标 24

2.10.2　表达式中的非常量下标 25

2.10.3　赋值对象中的非常量下标 26

2.11　条件表达式 27

2.12　always语句 27

2.13　if语句 30

2.13.1　从if语句推导出锁存器 31

2.14　case语句 34

2.14.1　casez语句 37

2.14.2　casex语句 39

2.14.3　从case语句推导出锁存器 40

2.14.4　case分支的全列举 41

2.14.5　并行case分支 44

2.14.6　非常量分支项 46

2.15　再谈锁存器推导 47

2.15.1　带异步预置位和清零的锁存器 52

2.16　循环语句 53

2.17　触发器的建模 55

2.17.1　多个时钟 61

2.17.2　多相位时钟 62

2.17.3　使用异步预置位与清零 63

2.17.4　使用同步预置位和清零 67

2.18　再谈阻塞式和非阻塞式赋值 69

2.19　函数 72

2.20　任务 73

2.21　使用x值和z值 76

2.21.1　x值 77

2.21.2　z值 77

2.22　门级建模 80

2.23　模块实例化语句 81

2.23.1　使用预定义功能块 82

2.24　参数化的设计 85

3.1　组合逻辑的建模 88

第3章　建模示例 88

3.2　时序逻辑的建模 90

3.3　存储器的建模 91

3.4　编写布尔等式 93

3.5　有限状态机的建模 94

3.5.1　Moore有限状态机 94

3.5.2　Mealy有限状态机 97

3.5.3　状态编码 101

3.6　通用移位寄存器的建模 102

3.7　ALU的建模 105

3.7.1　参数化的ALU 105

3.8　计数器的建模 108

3.8.1　二进制计数器 108

3.7.2　简单ALU 108

3.8.2　模N计数器 109

3.8.3　约翰逊计数器 110

3.8.4　格雷码计数器 111

3.9　参数化加法器的建模 114

3.10　参数化的比较器的建模 114

3.11　译码器的建模 116

3.11.1　简单译码器 116

3.11.2　二进制译码器 117

3.11.3　约翰逊译码器 117

3.12　多路选择器的建模 119

3.12.1　简单多路选择器 119

3.12.2　参数化的多路选择器 119

3.13　参数化的奇偶校验生成器的建模 121

3.14　三态门的建模 122

3.15　数据流检测模型 123

3.16　阶乘模型 125

3.17　UART模型 126

3.18　纸牌21点模型 132

第4章　模型的优化 135

4.1　资源分配 135

4.2　公共子表达式 138

4.3　代码移位 138

4.4　公因子提取 139

4.5　交换律和结合律 140

4.6　其他优化手段 141

4.7　触发器和锁存器的优化 141

4.7.1　消除触发器 141

4.7.2　消除锁存器 142

4.8　设计规模 143

4.9　使用括号 144

第5章　验证 146

5.1　测试平台 146

5.2　赋值语句中的延迟 148

5.3　悬空的端口 149

5.4　遗失的锁存器 150

5.5　再谈延迟 152

5.6　事件表 153

5.7　综合指令 154

5.8　变量的异步预置位 155

5.9　阻塞式和非阻塞式赋值 156

5.9.1　组合逻辑 157

5.9.2　时序逻辑 158

附录A 可综合的语言结构 161

附录B　通用库 164

参考文献 172