世界著名计算机教材精选 逻辑设计基础 （第2版）pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

世界著名计算机教材精选 逻辑设计基础 （第2版）PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录 1

第1章 导论 1

1.1　数制的简单回顾 2

1.1.1　八进制数和十六进制数 5

1.1.2　二进制加法 7

1.1.3　有符号数 9

1.1.4　二进制减法 12

1.1.5 二－十进制码（BCD） 13

1.1.6　其他编码 15

1.2　组合系统的设计过程 17

1.3　无关条件 19

1.4　列真值表 20

1.5　实验室 23

1.6　解题实例 24

1.7 习题 33

1.8　本章测验题 36

第2章　开关代数与逻辑电路 38

2.1　开关代数的定义 38

2.2　开关代数的基本性质 41

2.3　代数函数的处理 43

2.4　用与门、或门和非门实现逻辑函数 47

2.5　从真值表到代数表达式 51

2.6　卡诺图初步 54

2.7　反函数和或与式 60

2.8　与非门、或非门和异或门 63

2.9　代数表达式的化简 68

2.10　代数函数的处理及与非门实现 74

2.11　更一般的布尔代数 80

2.12　解题实例 82

2.13　习题 99

2.14　本章测验题 105

第3章　卡诺图 108

3.1　用卡诺图求解最简与或表达式 111

3.1.1　卡诺图法1 111

3.1.2　卡诺图法2 117

3.2　无关项 122

卡诺图法3 124

3.3　或与式 125

3.4　最省门的电路实现 128

3.5　五变量和六变量的卡诺图 130

3.6　多输出问题 136

3.7　解题实例 145

3.8　习题 166

3.9　本章测验题 170

第4章 函数的最简化算法 174

4.1　单输出问题的奎恩－麦克路斯基方法 174

4.2　单输出问题的迭代合意法 177

4.3　单输出问题的质蕴含项表 180

4.4　多输出问题的奎恩－麦克路斯基方法 187

4.5　多输出问题的迭代合意法 190

4.6　多输出问题的质蕴含项表 192

4.7　解题实例 196

4.8　习题 214

4.9　本章测验题 215

第5章　较大规模的组合逻辑系统 216

5.1　组合逻辑电路中的延时 216

5.2　加法器和其他算术运算电路 218

5.2.1　加法器 218

5.2.2　减法器和加／减法器 221

5.2.3 比较器 221

5.3　译码器 222

5.4　编码器和优先权编码器 227

5.5　数据选择器 228

5.6　三态门 230

5.7 门阵列——ROM、PLA和PAL 231

5.7.1　用只读存储器进行设计 234

5.7.2　用可编程逻辑阵列进行设计 235

5.7.3　用可编程阵列逻辑进行设计 237

5.8　较大规模电路的例子 239

5.8.1　七段显示（第一个主要的例子） 240

5.8.2　差错编码系统 246

5.9　解题实例 248

5.10 习题 275

5.11　本章测验题 284

第6章　时序系统的分析 288

6.1　状态表和状态图 289

6.2　锁存器和触发器 291

6.3　时序系统的分析 298

6.4　解题实例 305

6.5　习题 314

6.6　本章测验题 320

第7章　时序系统的设计 322

7.1　触发器的设计方法 326

7.2　同步计数器的设计 338

7.3　异步计数器的设计 347

7.4　生成状态表和状态图 350

7.5　解题实例 361

7.6　习题 375

7.7　本章测验题 381

第8章 求解更大规模的时序问题 383

8.1　移位寄存器 383

8.2　计数器 387

8.3　可编程逻辑器件（PLD） 392

8.4　用ASM图进行设计 396

8.5　单次编码 399

8.6　硬件设计语言 399

8.7　更复杂的例子 402

8.8　解题实例 407

8.9　习题 413

8.10　本章测验题 416

第9章　时序电路化简 418

9.1　列表法进行状态化简 419

9.2　分割法 426

9.2.1　分割的性质 429

9.2.2　求SP分割 429

9.3　用分割法进行状态化简 432

9.4　状态分配 437

9.5　解题实例 443

9.6　习题 456

9.7　本章测验题 460

附录A　实验室实验 462

A.1　硬件逻辑实验室 462

A.2 WinBreadboardTM和MacBreadboardTM 465

A.3　LogicWorks 4简介 466

A.4 Altera Max+plusⅡ简介 470

A.5　一组逻辑设计实验 472

A.5.1 基于第2章内容的实验 473

A.5.2　基于第5章内容的实验 474

A.5.3　基于第6章内容的实验 476

A.5.4　基于第7章内容的实验 478

A.5.5　基于第8章内容的实验 478

A.6 在本书正文和实验中提到过的芯片的布局 479

附录B　部分习题答案 484

附录C　每章测验题答案 506

中、英文术语对照表 517