数字逻辑与数字系统设计 第2版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字逻辑与数字系统设计 第2版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字逻辑基础 1

1.1 数制 1

1.1.1 十进制 2

1.1.2 二进制 2

1.1.3 八进制 3

1.1.4 十六进制 3

1.1.5 数制转换 4

1.2 二进制数的表示方法 7

1.2.1 原码 7

1.2.2 反码 8

1.2.3 补码 9

1.3 二进制数的运算 9

1.3.1 二进制的加法和减法 9

1.3.2 二进制乘法 13

1.3.3 二进制除法 14

1.4 编码 15

1.4.1 二-十进制编码（BCD码） 15

1.4.2 格雷码 16

1.4.3 ASCII码 17

1.5 逻辑代数基础 17

1.5.1 逻辑变量与逻辑函数 18

1.5.2 常用逻辑运算 19

1.5.3 逻辑代数的定律与规则 23

1.5.4 逻辑函数的表示方法 25

1.5.5 逻辑函数的化简 27

1.6 Multisim应用举例——逻辑函数的化简 41

本章小结 44

自我检测题 45

习题1 47

第2章 逻辑门电路 51

2.1 基本逻辑门电路 51

2.1.1 二极管门电路 51

2.1.2 晶体管非门电路 53

2.2 CMOS逻辑门电路 55

2.2.1 MOS管及其开关模型 55

2.2.2 CMOS反相器 56

2.2.3 CMOS与非门 57

2.2.4 CMOS或非门 60

2.2.5 其他类型的CMOS门电路 61

2.2.6 高速CMOS门电路 69

2.2.7 低电压CMOS门电路 70

2.2.8 CMOS门电路的技术参数 71

2.3 TTL逻辑门电路 80

2.3.1 TTL与非门 80

2.3.2 TTL与非门的电压传输特性及噪声容限 81

2.3.3 TTL与非门的静态输入、输出特性 82

2.3.4 TTL与非门的动态特性 86

2.3.5 TTL与非门的主要性能参数 87

2.3.6 其他类型的TTL门电路 89

2.4 ECL电路 92

2.5 CMOS电路与TTL电路的接口 96

2.5.1 用CMOS电路驱动TTL电路 97

2.5.2 用TTL电路驱动CMOS电路 98

2.5.3 用CMOS或TTL电路驱动LED 99

本章小结 99

自我检测题 100

习题2 102

第3章 组合逻辑电路 108

3.1 组合逻辑电路特点 108

3.2 小规模集成电路构成的组合电路的分析与设计 109

3.2.1 分析方法 109

3.2.2 设计方法 109

3.3 编码器 114

3.3.1 二进制编码器 115

3.3.2 二进制优先编码器 117

3.3.3 二-十进制优先编码器 122

3.4 译码器 124

3.4.1 二进制译码器 124

3.4.2 二-十进制译码器 128

3.4.3 半导体数码管和七段字形译码器 130

3.5 数据分配器与数据选择器 135

3.5.1 数据分配器 135

3.5.2 数据选择器 137

3.6 数值比较电路 140

3.6.1 比较原理 140

3.6.2 1位比较器 140

3.6.3 4位比较器 141

3.7 算术运算电路 142

3.7.1 二进制加法运算 142

3.7.2 二进制减法运算 148

3.7.3 二进制乘法运算 149

3.7.4 算术逻辑单元 152

3.8 奇偶校验电路 153

3.8.1 奇偶校验的基本原理 154

3.8.2 中规模集成奇偶发生器／校验器 156

3.9 用中规模集成电路构成的组合电路的设计 158

3.10 组合逻辑电路的竞争-冒险 161

3.10.1 竞争-冒险的产生 161

3.10.2 竞争-冒险的判断 162

3.10.3 竞争-冒险的消除 163

3.11 Multisim应用实例——组合电路的分析 163

本章小结 169

自我检测题 170

习题3 172

第4章 时序逻辑电路 178

4.1 时序逻辑电路的特点和表示方法 178

4.1.1 时序逻辑电路的特点 178

4.1.2 时序逻辑电路的表示方法 179

4.2 触发器 180

4.2.1 基本RS触发器 180

4.2.2 具有使能端的RS触发器（同步RS触发器） 182

4.2.3 同步D触发器（D flip-flop） 183

4.2.4 同步JK触发器（JK flip-flop） 184

4.2.5 主从触发器（master-slave flip-flop） 184

4.2.6 CMOS集成触发器 190

4.3 时序逻辑电路的分析与设计 193

4.3.1 时序逻辑电路的分析方法 193

4.3.2 时序逻辑电路的设计方法 198

4.4 寄存器 203

4.4.1 数码寄存器 203

4.4.2 锁存器 206

4.4.3 移位寄存器 209

4.5 计数器 216

4.5.1 计数器分类 217

4.5.2 二进制计数器（binary counter） 217

4.5.3 十进制计数器（decade counter） 223

4.5.4 可逆计数器 226

4.5.5 用中规模集成计数器构成任意进制计数器 229

4.5.6 移位寄存器型计数器 235

4.6 顺序脉冲发生器 238

4.7 Multisim应用实例——时序逻辑电路的分析与设计 242

本章小结 244

自我检测题 245

习题4 246

第5章 半导体存储器和可编程逻辑器件 252

5.1 半导体存储器分类 252

5.2 只读存储器ROM 253

5.2.1 固定ROM 253

5.2.2 可编程只读存储器（PROM） 256

5.2.3 可擦除可编程只读存储器（EPROM） 257

5.2.4 快闪存储器（Flash Memory） 259

5.3 随机存储器（RAM） 260

5.3.1 静态随机存储器（SRAM） 260

5.3.2 动态随机存储器（DRAM） 263

5.4 存储器扩展及应用 264

5.4.1 位扩展 264

5.4.2 字扩展方式 265

5.5 可编程逻辑器件基础 267

5.5.1 PLD的逻辑表示 267

5.5.2 PLD的分类 270

5.5.3 PLD的开发流程 271

5.6 通用阵列逻辑GAL 271

5.6.1 GAL的结构及其工作原理 271

5.6.2 GAL的设计及编程 275

5.7 复杂可编程逻辑器件CPLD 276

5.7.1 Xilinx XC9500系列CPLD简介 276

5.7.2 Xilinx XC9500系列内部结构 276

5.8 现场可编程门逻辑阵列FPGA 278

5.8.1 Xilinx公司的XC4000系列器件的技术性能简介 279

5.8.2 XC4000系列器件的结构体系 279

本章小结 284

自我检测题 285

习题5 285

第6章 脉冲波形的产生与整形 287

6.1 多谐振荡器 287

6.1.1 门电路构成的多谐振荡器 287

6.1.2 石英晶体多谐振荡器 289

6.2 单稳态触发器 291

6.2.1 门电路构成的单稳态触发器 292

6.2.2 集成单稳态触发器 293

6.2.3 单稳态触发器的应用 294

6.3 施密特触发器 295

6.3.1 门电路构成的施密特触发器 296

6.3.2 集成施密特触发器 296

6.3.3 施密特触发器的应用 298

6.4 集成555定时器及其应用 299

6.4.1 电路组成及工作原理 299

6.4.2 集成555定时器的应用 301

本章小结 305

自我检测题 306

习题6 308

第7章 数模和模数转换 313

7.1 基本概念 313

7.2 数模转换器（DAC） 314

7.2.1 二进制权电阻DAC 314

7.2.2 R-2R倒T形电阻网络DAC 315

7.2.3 DAC的主要技术指标 317

7.2.4 集成DAC 319

7.2.5 DAC应用举例 324

7.3 模数转换器（ADC） 326

7.3.1 模数转换的基本过程 326

7.3.2 并联比较型ADC 329

7.3.3 反馈比较式ADC 330

7.3.4 双积分型ADC 334

7.3.5 ADC的主要技术指标 337

7.3.6 集成ADC 337

7.3.7 ADC的典型应用 339

7.4 综合应用举例 340

本章小结 342

自我检测题 342

习题7 342

第8章 数字系统分析与设计 344

8.1 数字系统概述 344

8.2 乘法器的原理及设计 345

8.2.1 乘法器工作原理 345

8.2.2 采用VHDL描述的乘法器 346

8.3 除法器的原理及设计方法 349

8.3.1 除法器的工作原理 349

8.3.2 用VHDL描述的除法器 351

8.4 简易CPU工作原理及设计方法 354

8.4.1 简易CPU的工作原理 354

8.4.2 采用VHDL描述的ALU 357

8.5 数字频率计的原理及设计 361

8.5.1 数字频率计的原理 361

8.5.2 数字频率计的VHDL描述 364

8.6 数字信号发生器的原理及设计 368

8.6.1 数字信号发生器（DDS）的原理 368

8.6.2 数字信号发生器（DDS）的VHDL描述 370

本章小结 373

自我检测题 373

习题8 373

附录A VHDL硬件描述语言 375

A.1 概述 375

A.2 VHDL程序结构 375

A.2.1 实体 375

A.2.2 类属说明和端口说明 376

A.2.3 结构体及其描述方式 377

A.2.4 库、程序包 378

A.3 VHDL中的标识符、数据对象、数据类型及属性 379

A.3.1 标识符（identifier） 379

A.3.2 数据对象 380

A.3.3 数据类型（data type） 381

A.3.4 数据类型的转换 383

A.4 VHDL中的运算符和操作符 383

A.5 VHDL的主要语句及应用 385

A.5.1 进程语句（process statement） 385

A.5.2 信号赋值语句（signal assignment statement） 385

A.5.3 顺序描述语句 387

A.5.4 COMPONENT语句和COMPONENT INSTANT语句 389

A.6 VHDL中属性的描述及定义语句 390

A.6.1 数值类属性 390

A.6.2 函数类属性 391

附录B 电气图用图形符号二进制逻辑单元（GB 4728.12 —85）简介 393

B.1 符号的构成 393

B.2 逻辑约定 395

B.2.1 内部逻辑状态和外部逻辑状态 395

B.2.2 逻辑约定 395

B.3 各种限定性符号 396

B.3.1 总限定性符号 396

B.3.2 与输入、输出和其他连接有关的限定性符号 396

B.4 关联标注法 400

B.4.1 关联标注法的规则 400

B.4.2 关联类型 401

B.5 常用器件符号示例 402

附录C 常用逻辑符号对照表 404

附录D 国产半导体集成电路型号命名法（GB 3430—82） 406

D.1 型号的组成 406

D.2 例示 407

参考文献 408