数字逻辑 微课版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字逻辑 微课版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数制与编码 1

1-1数字逻辑概述 1

1-1-1数字系统 1

1-1-2片上系统 3

1-2数制及其转换 5

1-2-1十进制 5

1-2-2二进制 6

1-2-3八进制 6

1-2-4十六进制 6

1-2-5数制转换 7

1-3带符号二进制数的代码表示 12

1-3-1机器码与真值 12

1-3-2原码 12

1-3-3反码 13

1-3-4补码 14

1-3-5数码运算 15

1-4编码 17

1-4-1 BCD码 17

1-4-2格雷码 18

1-4-3奇偶检验码 20

1-4-4 CRC码 20

1-4-5 ASCII码 21

小结 22

习题 22

第2章 逻辑代数基础 23

2-1逻辑代数的基本定理和规则 23

2-1-1逻辑代数公理 23

2-1-2逻辑代数定理 23

2-1-3逻辑代数规则 25

2-2逻辑函数的表示方法 27

2-2-1逻辑表达式 27

2-2-2真值表 27

2-2-3逻辑图 28

2-3逻辑函数表达形式与变换 28

2-3-1积之和 29

2-3-2和之积 29

2-3-3最小项标准形式 29

2-3-4最大项标准形式 31

2-4逻辑函数的化简 34

2-4-1与或式的化简 34

2-4-2或与式的化简 36

2-5卡诺图 37

2-5-1卡诺图构成 37

2-5-2典型卡诺圈 39

2-5-3卡诺图化简 42

2-5-4无关项的卡诺图表示 45

小结 46

习题 47

第3章 组合逻辑 49

3-1门电路 49

3-1-1二极管、三极管门电路 49

3-1-2 TTL门电路 53

3-1-3 CMOS门电路 57

3-2组合逻辑分析 59

3-2-1分析步骤 59

3-2-2分析实例 60

3-3组合逻辑设计 62

3-3-1设计步骤 62

3-3-2问题的描述 62

3-3-3设计实例 65

3-3-4不完全项设计 68

3-4组合逻辑电路的险象 70

3-4-1险象的产生 70

3-4-2险象的判断 71

3-4-3险象的解决 72

3-5常用的中规模组合逻辑构件的使用 73

3-5-1译码器 74

3-5-2编码器 81

3-5-3多路选择器 83

3-5-4比较器 88

3-5-5加法器 90

3-5-6 ALU 93

小结 98

习题 99

第4章 同步时序逻辑 102

4-1时序逻辑结构模型 102

4-1-1结构模型 102

4-1-2时序电路的分类 104

4-2触发器 104

4-2-1 RS触发器 104

4-2-2 D触发器 107

4-2-3 JK触发器 109

4-2-4 T触发器 113

4-2-5不同类型时钟触发器间的转换 113

4-2-6集成触发器的参数 118

4-3同步时序逻辑分析 119

4-3-1特性函数 119

4-3-2激励表 119

4-3-3状态图、状态表 119

4-3-4波形图 121

4-3-5分析实例 121

4-4同步时序逻辑设计 126

4-4-1原始状态图和状态表 127

4-4-2状态表化简 131

4-4-3状态分配 137

4-4-4设计实例 141

4-5常用的中规模同步时序逻辑构件的使用 145

4-5-1寄存器 145

4-5-2计数器 148

小结 157

习题 158

第5章 脉冲产生电路 161

5-1多谐振荡器 161

5-1-1 TTL环形振荡器 161

5-1-2 MOS多谐振荡器 163

5-2单稳态触发器 164

5-3施密特触发器 166

5-4 555定时器及其应用 168

5-4-1 555定时器 168

5-4-2单稳态触发器 169

5-4-3多谐振荡器 170

5-4-4施密特振荡器 171

小结 172

习题 172

第6章 数/模与模/数转换电路 174

6-1数/模转换电路 174

6-1-1权电阻网络DAC 174

6-1-2倒T形电阻网络DAC 175

6-1-3 DAC的主要技术指标 176

6-1-4集成DAC举例 177

6-1-5 DAC转换器应用举例 179

6-2模/数转换电路 181

6-2-1逐次比较型ADC 184

6-2-2双积分型ADC 187

6-2-3 ADC的主要技术指标 189

6-2-4集成ADC举例 189

6-2-5 ADC应用举例 191

小结 193

习题 193

第7章 编程逻辑 195

7-1阵列示意图 195

7-1-1 ROM 195

7-1-2阵列示意图概述 196

7-2 CPLD 198

7-2-1 PLA 198

7-2-2 PAL 199

7-2-3 GAL 200

7-2-4 CPLD简介 201

7-2-5 CPLD编程原理 203

7-3 FPGA 204

7-3-1 FPGA编程原理 204

7-3-2 Altera FPGA典型结构 205

7-3-3 Xilinx FPGA典型结构 209

7-4 VHDL 212

7-4-1 VHDL概述 212

7-4-2 VHDL基本结构 213

7-4-3 VHDL数据类型与表达式 214

7-4-4 VHDL基本语句 219

7-4-5 ModelSim仿真 225

7-4-6组合逻辑设计实例 231

7-4-7时序逻辑设计实例 238

小结 245

习题 246

第8章 数字系统综合设计 247

8-1设计流程 247

8-2七段LED显示 248

8-2-1 LED显示原理 248

8-2-2电路设计 249

8-2-3 VHDL设计 250

8-3交通灯控制 252

8-3-1系统需求 252

8-3-2状态分析 253

8-3-3系统设计 253

8-3-4模块VHDL描述 253

8-3-5仿真与运行结果 258

8-4 ADC 0804数据采集 258

8-4-1 ADC 0804时序 258

8-4-2原理图 259

8-4-3 VHDL设计 259

8-5单周期CPU描述 261

8-5-1 MIPS处理器概述 261

8-5-2指令描述 262

8-5-3微结构 263

8-6单周期CPU设计 265

8-6-1指令执行步骤 265

8-6-2取指令（IF）逻辑设计 265

8-6-3指令译码（ID）逻辑设计 266

8-6-4指令执行（EXE）逻辑设计 270

8-6-5存储器访问（MEM）逻辑设计 270

8-6-6结果写回（WB）逻辑设计 270

8-6-7系统逻辑设计及仿真 271

小结 273

习题 274

附录A逻辑符号对照表 275

附录B QuartusⅡ开发环境 278

参考文献 282