EDA技术及应用项目教程pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

EDA技术及应用项目教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

项目1数字系统设计与开发环境 1

任务1.1 EDA技术综述 1

1.1.1 认识EDA技术 1

1.1.2 MAX＋plus Ⅱ软件的功能及支持的器件 4

1.1.3 MAX＋plus Ⅱ软件的安装与注册 8

任务1.2 EDA设计指南 10

1.2.1 MAX＋plus Ⅱ的设计流程 10

1.2.2 Quartus Ⅱ的设计流程 22

任务1.3 可编程逻辑器件综述 33

1.3.1 可编程逻辑器件的发展 33

1.3.2 可编程逻辑器件基础 33

1.3.3 可编程逻辑器件的分类 35

任务1.4 CPLD/FPGA器件知识 37

1.4.1 CPLD的基本结构 37

1.4.2 FPGA的基本结构 39

1.4.3 CPLD/FPGA产品概述 44

1.4.4 CPLD和 FPGA的比较 47

项目2 VHDL语言设计基础 54

任务2.1 认识VHDL语言 54

2.1.1 VHDL简介 54

2.1.2 VHDL的定义及构成 55

任务2.2 VHDL的描述结构 57

2.2.1 实体（Entity） 57

2.2.2 结构体（Architecture） 59

2.2.3 程序包（Package）与use语句 60

2.2.4 库（Library） 61

2.2.5 配置（Configuration） 62

2.2.6 标识符 63

2.2.7 保留字 64

任务2.3 VHDL的数据对象 64

2.3.1 信号 64

2.3.2 变量 65

2.3.3 常量 67

任务2.4 VHDL的数据类型 67

任务2.5 VHDL的运算符 70

2.5.1 逻辑运算符 70

2.5.2 算术运算符 70

2.5.3 关系运算符 72

2.5.4 符号运算符 72

2.5.5 移位运算符 73

2.5.6 操作符的运算优先级 73

任务2.6 顺序描述语句 74

任务2.7 变量赋值语句和信号赋值语句 75

2.7.1 if语句 75

2.7.2 case语句 78

2.7.3 loop语句 79

2.7.4 next和exit跳出循环语句 81

2.7.5 null语句 83

2.7.6 wait语句 83

2.7.7 assert语句 84

2.7.8 子程序调用语句 84

2.7.9 return语句 85

任务2.8 并行描述语句 85

2.8.1 并行信号赋值语句 85

2.8.2 进程语句 87

2.8.3 元件例化语句 88

2.8.4 生成语句 89

2.8.5 块语句 89

任务2.9 子程序 90

2.9.1 过程 90

2.9.2 函数 90

项目3组合逻辑电路设计 95

任务3.1 逻辑门电路的VHDL设计 95

3.1.1 二输入与非门电路 95

3.1.2 二输入或非门电路 96

3.1.3 反相器电路 98

3.1.4 二输入异或门电路 99

3.1.5 二输入同或门电路 100

任务 3.2 运算电路设计 101

3.2.1 半加器的设计 101

3.2.2 全加器的设计 102

3.2.3 乘法器的设计 104

任务3.3 编码器的设计 105

3.3.1 编码器工作原理分析 105

3.3.2 8线-3线编码器的VHDL描述 106

3.3.3 8线-3线优先编码器的设计 107

任务3.4 译码器的设计 109

3.4.1 译码器工作原理分析 109

3.4.2 3线-8线译码器的VHDL设计 110

任务3.5 数据选择器的设计 111

3.5.1 数据选择器工作原理 111

3.5.2 数据选择器的VHDL设计 112

任务3.6 数值比较器的设计 112

3.6.1 数值比较器工作原理 112

3.6.2 数值比较器的VHDL设计 113

任务3.7 三态门与双向缓冲电路设计 114

3.7.1 三态门的设计 114

3.7.2 双向缓冲器电路设计 114

任务3.8 七段LED数码管扫描显示电路设计 116

3.8.1 LED数码管及其显示电路 116

3.8.2 静态LED数码管显示电路设计 117

3.8.3 动态LED数码管显示电路设计 118

项目4时序逻辑电路设计 135

任务4.1 D触发器的设计 135

4.1.1 时钟信号的描述 135

4.1.2 复位信号的描述 136

4.1.3 简单D触发器设计 137

4.1.4 异步复位/同步复位D触发器的设计 138

任务4.2 寄存器和移位寄存器的设计 141

4.2.1 寄存器的设计 141

4.2.2 串入/串出移位寄存器的设计 142

4.2.3 串入/并出移位寄存器的设计 143

任务4.3 计数器及其设计方法 144

4.3.1 计数器基本概念 144

4.3.2 同步计数器的设计 145

4.3.3 异步计数器的设计 147

4.3.4 可逆计数器的设计 148

任务4.4 分频器的设计 149

4.4.1 分频器及其设计方法 149

4.4.2 偶数分频电路设计 150

4.4.3 奇数分频电路设计 152

任务4.5 有限状态机的设计 153

4.5.1 状态机的基本结构和功能 153

4.5.2 一般有限状态机的设计 154

4.5.3 Moore型状态机的设计 155

4.5.4 Mealy型状态机的设计 157

任务4.6 存储器设计 159

4.6.1 只读存储器（ROM）的设计 159

4.6.2 读写存储器（SRAM）的设计 160

项目5 EDA技术综合实践 176

任务5.1 数字频率计的设计 176

5.1.1 设计要求与方案 176

5.1.2 模块设计及仿真 177

5.1.3 VHDL一体化程序设计 181

任务5.2 数字钟的设计 182

5.2.1 设计要求与方案 182

5.2.2 模块设计及仿真 183

任务5.3 抢答器的设计 191

5.3.1 设计要求与方案 191

5.3.2 模块设计及仿真 191

任务5.4 交通灯控制器的设计 198

5.4.1 设计要求与方案 198

5.4.2 模块设计及仿真 199

任务5.5 多功能信号发生器的设计 204

5.5.1 设计要求与方案 204

5.5.2 模块设计及仿真 204

附录A MAX＋plusll在Windows 2000上的安装设置 212

附录B 常用FPGA/CPLD引脚图 213

参考答案 216

参考文献 225