图书介绍

FPGA实验实训教程pdf电子书版本下载

FPGA实验实训教程
  • 张庆玲,侯睿,王晓银编著 著
  • 出版社: 北京:航空工业出版社
  • ISBN:9787802431669
  • 出版时间:2008
  • 标注页数:134页
  • 文件大小:35MB
  • 文件页数:141页
  • 主题词:可编程序逻辑器件-教材

PDF下载


点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示:(请使用BT下载软件FDM进行下载)软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

下载说明

FPGA实验实训教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台)。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用!后期资源热门了。安装了迅雷也可以迅雷进行下载!

(文件页数 要大于 标注页数,上中下等多册电子书除外)

注意:本站所有压缩包均有解压码: 点击下载压缩包解压工具

图书目录

第1章 Max+plusⅡ和QuartusⅡ软件介绍 1

1.1 Max+plus Ⅱ软件概述 1

1.2 Max+plus Ⅱ软件安装 1

1.3 Quartus Ⅱ软件概述 2

1.4 Quartus Ⅱ软件安装 3

1.5 Programmer驱动安装 4

1.6 Quartus Ⅱ软件的Max+plusⅡ显示 5

1.7用实例说明Max+plusⅡ软件的使用方法 7

以原理图输入法设计十进制计数器 7

以文本输入法设计流水灯 14

1.8用实例说明Quartus Ⅱ软件的使用方法 16

以原理图输入法设计二十四进制计数器 17

以文本输入法设计 31

第2章 组合逻辑电路实验 37

2.1 8线-3线编码器的设计 37

2.2 BCD七段显示译码器的设计 39

2.3 4选1数据选择器的设计 41

2.4 4位全加器的设计 43

第3章 时序逻辑电路实验 47

3.1同步十进制加法计数器的设计 47

3.2变模计数器(3、 5、 7、 8)的设计 49

3.3单时钟同步十进制可逆计数器的设计 52

3.4串行数据检测器 54

第4章 数字电路系统设计实验 58

4.1数码管的静态、动态显示 58

4.2 8×8点阵的显示 62

4.3汽车尾灯的控制电路 63

4.4 ADC模数转换的控制 70

第5章 实践训练项目 76

5.1一百进制计数器设计 76

5.2秒表的设计 80

5.3显示学号(8位数)的设计 88

5.4三层电梯控制器的设计 89

5.5键盘扫描的设计 97

附录1实验练习参考程序 107

附录1.1组合逻辑电路 107

附录1.2时序逻辑电路 111

附录2 KH-31001型FPGA/CPLD实验系统简介 115

附录2.1应用范围及特点 115

附录2.2系统结构 115

附录2.3硬件说明 116

附录2.4 I/O对照表 128

参考文献 132

精品推荐