可编程逻辑器件 PLD 设计方法学pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

可编程逻辑器件 PLD 设计方法学PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

PLD设计方法学 1

前言 1

第1章PLD器件基础 1

第1节PLD器件的由来 1

一、逻辑器件的演变 1

二、何谓PLD器件 2

三、为何要采用PLD器件 3

第2节PLD器件的分类 4

一、可编程只读存储器（PROM） 4

二、可编程逻辑阵列（PLA） 5

三、可编程阵列逻辑（PAL） 6

四、通用阵列逻辑（GAL） 6

五、可编程门阵列（PGA） 6

六、可编程逻辑时序机（PLS） 8

七、其它可编程器件 8

八、小结 8

第2章PLD器件的设计过程 10

一、问题定义 10

二、器件选择 12

三、设计实现 16

四、仿真 20

五、器件编程与测试 23

第3章PLD器件的设计方法 25

第1节组合逻辑设计 25

一、编码器和译码器 25

二、多路转接器 33

三、比较器 35

四、地址区译码器 41

五、加法器／算术逻辑 43

六、锁存器 46

第2节寄存器逻辑设计 50

一、二进制计数器 56

二、模数计数器 64

三、具有译码功能的计数器 73

四、异步寄存器设计 81

五、寄存器PLD的其它应用 85

第3节状态机设计 88

一、引言 89

二、状态机理论 91

三、状态机的类型 94

四、器件选择 97

五、用作时序机的PAL器件 101

六、可编程逻辑时序机（PLS） 106

七、PROSE时序机（PMS14R21） 111

八、熔丝可编程控制器（Am29PL141） 112

九、状态机设计指导 114

第4章PLD设计应用中的要点 123

第5章软件支持 133

第1节JEDEC文件格式 134

二、设计规范 135

一、传输协议 135

三、传输校验和 136

四、字段 136

五、可移植性 138

第2节PALASM2汇编软件 139

一、声明部分 141

二、功能描述 142

三、仿真描述 145

第3节ABEL编译软件 146

一、语言要素 148

二、结构 151

三、指令 155

第4节其它设计软件 155

一、CUPL编译软件 155

二、LC9000软件和Fast Map软件 158

第6章PLD器件的应用 161

第1节十进制加／减计数器 161

一、设计规范 161

二、设计方法 161

第2节七段显示译码器 163

三、测试向量 163

一、设计规范 164

二、设计方法 164

三、测试向量 166

第3节四位比较器 166

一、设计规范 166

二、设计方法 166

三、测试向量 168

第4节双通道动态RAM控制器 168