图书介绍
EDA技术及VHDLpdf电子书版本下载
- 蒋小燕，俞伟钧，张立臣主编 著
- 出版社： 南京：东南大学出版社
- ISBN：9787564115043
- 出版时间：2008
- 标注页数：298页
- 文件大小：40MB
- 文件页数：309页
- 主题词：电子电路－电路设计：计算机辅助设计－高等学校－教材；硬件描述语言，VHDL－程序设计－高等学校－教材
PDF下载
下载说明
EDA技术及VHDLPDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
1 EDA技术概述 1
1.1 EDA技术及其发展 1
1.1.1 EDA技术的发展阶段 1
1.1.2 EDA的发展趋势 2
1.2 EDA技术的主要内容 3
1.2.1 硬件描述语言 3
1.2.2 大规模可编程逻辑器件 4
1.2.3 软件开发工具 4
1.2.4 实验开发系统 5
1.3 EDA技术的基本工具 5
1.3.1 设计输入编辑器 6
1.3.2 综合器 6
1.3.3 仿真器 6
1.3.4 适配器（布局布线器） 7
1.3.5 下载器 7
1.4 EDA技术的基本设计思路 7
1.4.1 EDA电路级设计 7
1.4.2 EDA系统级设计 8
1.5 EDA设计开发流程 9
1.5.1 设计输入 10
1.5.2 综合 10
1.5.3 适配 11
1.5.4 时序仿真与功能仿真 11
1.5.5 编程下载 12
1.5.6 硬件测试 12
习题1 12
2 可编程逻辑器件 13
2.1 可编程逻辑器件概述 13
2.1.1 PLD发展历程 13
2.1.2 可编程逻辑器件的特点 13
2.1.3 可编程逻辑器件的分类 14
2.2 简单PLD原理 15
2.2.1 PLD中阵列的表示方法 15
2.2.2 PROM 16
2.2.3 PLA器件 16
2.2.4 PAL 17
2.2.5 GAL器件 18
2.3 CPLD的结构与工作原理 18
2.3.1 CPLD的基本结构 19
2.3.2 Altera公司MAX系列CPLD简介 19
2.4 FPGA结构与工作原理 23
2.4.1 FPGA的基本结构 23
2.4.2 Xilinx公司XC3000系列的结构 24
2.5 常用FPGA/CPLD产品简介 26
2.5.1 ALTERA公司的FPGA/CPLD器件系列 26
2.5.2 Lattice公司CPLD器件系列 27
2.5.3 Xilinx公司的FPGA/CPLD器件系列 29
2.6 FPGA/CPLD的测试技术 30
2.6.1 内部逻辑测试 30
2.6.2 JTAG边界测试技术 31
2.7 FPGA和CPLD的比较 33
习题2 33
3 VHDL结构与要素 34
3.1 实体 34
3.1.1 实体说明 34
3.1.2 类属（GENERIC）说明语句 34
3.1.3 端口说明 35
3.2 结构体 36
3.3 库、程序包及配置 38
3.3.1 库 38
3.3.2 程序包 40
3.3.3 配置 42
3.4 VHDL文字规则 42
3.4.1 数字型文字 42
3.4.2 字符串型文字 43
3.4.3 标识符 43
3.4.4 下标名及下标段名 45
3.5 VHDL数据对象 45
3.5.1 常量（CONSTANT） 45
3.5.2 变量（VARIABLE） 46
3.5.3 信号（SIGNAL） 46
3.6 VHDL数据类型 47
3.6.1 VHDL的预定义数据类型 47
3.6.2 IEEE预定义标准逻辑位与矢量 49
3.6.3 其他预定义标准数据类型 50
3.6.4 用户自定义数据类型方式 51
3.6.5 类型转换 53
3.7 VHDL操作符 55
3.7.1 逻辑操作符 56
3.7.2 关系操作符 57
3.7.3 算数操作符 58
3.7.4 并置操作符 59
3.7.5 省略赋值操作符 59
习题3 60
4 VHDL基本语句 61
4.1 VHDL顺序语句 61
4.1.1 赋值语句 61
4.1.2 转向控制语句 61
4.1.3 WAIT语句 70
4.1.4 子程序调用语句 72
4.1.5 返回语句（RETURN） 78
4.1.6 断言语句（Assert） 78
4.1.7 REPORT语句 79
4.1.8 NULL语句 79
4.2 VHDL并行语句 81
4.2.1 并行信号赋值语句 82
4.2.2 进程语句 85
4.2.3 块语句（BLOCK） 93
4.2.4 并行过程调用语句 95
4.2.5 元件例化语句 97
4.2.6 生成语句 99
4.3 属性描述与定义语句 102
习题4 106
5 MAX+plus Ⅱ开发工具 107
5.1 Max+plus Ⅱ开发系统的特点 107
5.2 VHDL文本输入设计方法初步 108
5.2.1 文本输入 108
5.2.2 系统的编译、综合、适配 109
5.2.3 时序仿真 112
5.2.4 引脚锁定 117
5.2.5 编程下载 119
5.3 原理图输入设计方法 120
5.3.1 原理图编辑工具 120
5.3.2 原理图方式设计步骤 121
5.3.3 设计流程归纳 125
5.3.4 较复杂电路的原理图设计 125
5.4 参数可设置LPM宏功能块应用 129
5.4.1 基于LPM数控分频器设计 130
5.4.2 编辑定制LPM_FF模块 132
5.4.3 编辑定制LPM_FIFO模块 134
5.4.4 基于LPM_ROM的4位乘法器设计 138
5.5 波形输入设计方法 142
5.6 VHDL与原理图混合设计方式 144
习题5 146
6 基本逻辑电路设计 148
6.1 组合逻辑电路设计 148
6.1.1 门电路 148
6.1.2 编码器 150
6.1.3 译码器 154
6.1.4 选择器 155
6.1.5 比较器 157
6.1.6 加法器 158
6.1.7 三态门及总线缓冲器 160
6.2 时序逻辑电路设计 164
6.2.1 时钟信号和复位信号 164
6.2.2 触发器 165
6.2.3 寄存器 169
6.2.4 计数器 173
6.3 有限状态机（FSM） 174
6.3.1 状态机的功能和基本结构 175
6.3.2 Moore型有限状态机的设计 176
6.3.3 Mealy型有限状态机的设计 183
习题6 187
7 VHDL设计应用实例 189
7.1 移位相加8位硬件乘法器电路设计 189
7.1.1 设计原理 189
7.1.2 硬件乘法器的设计 190
7.1.3 系统仿真 195
7.2 数字频率计的设计 195
7.2.1 设计原理 195
7.2.2 数字频率计的设计 195
7.2.3 系统仿真 200
7.3 电梯控制系统的设计 200
7.3.1 设计要求 200
7.3.2 设计思路 201
7.3.3 设计实现 201
7.3.4 系统仿真 207
7.4 多功能信号发生器的设计 208
7.4.1 设计思路 208
7.4.2 多功能信号发生器的设计实现 208
7.4.3 系统仿真 213
7.5 数字闹钟系统设计 215
7.5.1 闹钟系统的设计要求及设计思路 215
7.5.2 闹钟系统的总体设计思路 216
7.5.3 闹钟系统的控制器的设计 216
7.5.4 闹钟系统的预置寄存器的设计 222
7.5.5 闹钟系统的寄存器的设计 223
7.5.6 闹钟系统的分频器的设计 224
7.5.7 闹钟系统的时间计数器的设计 225
7.5.8 闹钟系统的显示驱动器的设计 227
7.5.9 闹钟系统的整体组装 230
7.6 基于DDS的数字移相正弦信号发生器设计 230
7.6.1 系统设计要求 230
7.6.2 系统设计方案 230
7.6.3 设计实现 231
7.7 乒乓球游戏电路设计 236
7.7.1 设计思路 236
7.7.2 各模块的设计 237
7.8 乐曲硬件演奏电路设计 244
7.8.1 设计要求 244
7.8.2 设计原理 244
7.8.3 乐曲硬件演奏电路的设计 245
7.8.4 乐曲硬件演奏电路的顶层设计 252
7.8.5 系统仿真 253
习题7 253
8 实验 254
实验一 原理图输入设计8位全加器 254
实验二 含异步清零和同步时钟使能的4位加法计数器 254
实验三 七段数码显示译码器设计 256
实验四 数控分频器的设计 257
实验五 4位十进制频率计设计 259
实验六 用状态机实现序列检测器的设计 262
实验七 用状态机对ADC0809采样控制电路的实现 264
实验八 循环冗余校验（CRC）模块设计 266
附录 GW48实验电路结构图 269
部分习题参考答案 280
参考文献 298