容错与故障可测性系统设计pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

容错与故障可测性系统设计PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录 1

1 可靠性的基本概念 1

1.1可靠性的定义 1

1.2可靠度和故障率 1

1.3可靠度与平均故障间隔时间的关系 4

1.4可维修度 6

1.5有效度 7

1.6串联系统与并联系统 8

1.7参考文献 11

2 数字电路的故障 12

2.1失效与故障 12

2.2故障模型 12

2.3暂时性故障 21

2.4参考文献 25

3.1数字系统的故障诊断 27

3 测试生成 27

3.2组合逻辑电路的测试生成 28

3.3组合电路中的多故障检测 53

3.4时序电路的测试生成 55

3.5随机测试 68

3.6跳变计数测试 69

3.7特征码分析 71

3.8参考文献 77

4 数字系统的容错设计 79

4.1容错的重要性 79

4.2容错的基本概念 80

4.3静态冗余 81

4.4动态冗余 89

4.5混合冗余 92

4.6自清除冗余方式 97

4.7筛模冗余 100

4.8 5MR重构方案 102

4.9利用纠错码进行存储系统的容错设计 107

4.10时间冗余 121

4.11软件冗余 122

4.12软失效运行 124

4.13实用的容错系统 124

4.14针对VLSI芯片的一种容错设计方案 151

4.15参考文献 158

5 自校验与故障安全逻辑 162

5.1 引 言 162

5.2完全自校验检测器的设计 164

5.3自校验时序机 205

5.4部分自校验电路 213

5.5强故障安全电路 215

5.6失效保险设计 216

5.7完全自校验PLA设计 228

5.8参考文献 234

6 可测性设计 237

6.1何谓可测性 237

6.2可控性和可观察性 238

6.3组合逻辑电路的可测性设计 239

6.4时序电路的可测性设计 253

6.5 时序电路可测性设计中的路径扫描技术 256

6.6 电平灵敏扫描设计（LSSD） 261

6.7随机存取扫描法 270

6.8 内测试 274

6.9自治自测试设计 280

6.10逻辑板内的可测性设计 287

6.11参考文献 294

7 结 论 297

7.1参考文献 304

附录 马尔可夫模型 307