图书介绍
VHDL简明教程pdf电子书版本下载
- 王小军编著；乔长阁等译 著
- 出版社： 北京：清华大学出版社
- ISBN：7302026475
- 出版时间：1997
- 标注页数：183页
- 文件大小：6MB
- 文件页数：192页
- 主题词：程序语言 VHDL语言
PDF下载
下载说明
VHDL简明教程PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
1 为什么要用VHDL 1
1.1 为什么要用硬件描述语言HDL 1
1.2 各种HDL的浏览 1
1.3 VHDL的诞生 2
1.4 设计的表示方法 3
1.5 VHDL的能力范围 4
1.6 一个VHDL的描述实例 5
1.7 VHDL的CAD T具 5
习题 6
2 基本的VHDL模型结构 7
2.1 设计实体 7
2.2 实体说明 7
2.2.1 类属和端口说明 7
2.2.2 端口模式 8
2.2.3 实体说明部分 9
2.2.4 实体语句部分 9
2.3 结构体 9
2.4 标识符的命名规则 11
2.4.1 短标识符 11
2.4.2 扩展标识符 12
2.5 对象 12
2.6 数据类型和子类型 13
2.6.1 标量类型 13
2.6.2 复合类型 14
2.6.3 存取类型 17
2.6.4 文件类型 17
2.6.5 子类型 21
2.7 类型转换 22
2.7.1 用类型标记实现类型转换 23
2.7.2 用户创建的类型转换 23
2.8 词法单元 24
2.8.1 注释 24
2.8.2 数字 25
2.8.3 字符 26
2.8.4 字符串 26
2.8.5 位串 26
习题 27
3 VHDL最基本的表示方法 29
3.1 进程语句 29
3.2 进程同步 32
习题 33
4 并行语句 34
4.1 BLOCK语句 34
4.2 并行过程调用 35
4.3 并行断言语句 36
4.4 并行信号赋值语句 37
4.4.1 条件信号赋值语句 37
4.4.2 选择信号赋值语句 38
4.5 元件例化语句 38
4.6 生成语句 40
习题 41
5 顺序语句 43
5.1 变量赋值语句 43
5.2 信号赋值语句 44
5.3 IF语句 44
5.4 CASE语句 45
5.5 LOOP语句 45
5.6 NEXT语句 46
5.7 EXIT语句 47
5.8 断言语句 47
5.9 过程调用语句 47
5.10 RETURN语句 48
5.11 NULL语句 48
5.12 REPORT语句 48
习题 49
6 表达式与运算符 50
习题 53
7 信号驱动源 55
习题 56
8 延迟 57
8.1 惯性延迟 57
8.2 传输延迟 59
8.3 信号驱动源上传输延迟的作用 59
8.4 信号驱动源上惯性延迟的作用 60
8.5 信号驱动源的阈值惯性延迟的作用 62
8.6 保留字UNAFFACTED的使用 63
习题 64
9 模拟周期 66
习题 67
10 δ延迟 69
10.1 延缓进程 69
习题 70
11 VHDL描述实例（一） 72
11.1 多路选择器模型 72
11.2 译码器模型 72
11.3 组合逻辑模型 73
习题 75
12 设计库 76
12.1 STD库 76
12.2 WORK库 76
12.3 资源库 76
12.3.1 IEEE库 77
12.3.2 VITAL库 77
12.4 USE子句 77
习题 78
13 程序包 79
13.1 STANDARD程序包 80
13.2 TEXTIO程序包 80
13.3 Std_Logic_1164程序包 81
13.4 Numeric_Std程序包 81
13.5 Numeric Bit程序包 81
习题 81
14 属性 83
14.1 用属性检查建立和保持时间 84
习题 89
15 子程序 90
15.1 子程序重载 92
习题 96
16 决断信号和决断函数 97
16.1 决断信号 97
16.2 决断函数 97
习题 103
17 VHDL描述实例（二） 105
17.1 使能模型 105
17.2 振荡器模型 105
17.3 时钟模型 106
17.4 边沿触发器模型 106
习题 107
18 信号与变量的区别 108
18.1 信号赋值与变量赋值 108
18.2 进程中的变量与子程序中的变量 110
18.3 共享变量 111
习题 113
19 描述风格 114
19.1 行为描述 114
19.2 数据流描述 115
19.3 结构描述 115
19.4 混合描述 117
习题 118
20 配置 120
20.1 默认连接 120
20.2 配置指定 120
20.3 配置说明 121
20.4 直接例化 123
习题 124
21 作为激励语言的VHDL 125
21.1 测试基准描述 126
习题 131
22 进一步了解VHDL 132
22.1 信号类 132
22.2 被保护的块 132
22.3 空事项处理 133
习题 134
23 有限状态机模型 135
23.1 有限状态机的描述风格 136
23.2 有限状态机的描述实例 136
习题 149
实验1 151
实验2 157
自测题 165
附录1 何处可得到有关VHDL的最新信息 171
附录2 何处可得到有关VHDL的帮助 171
附录3 一些有用的地址 171
附录4 缩写语 171
附录5 VHDL保留字 172
附录6 STANDARD程序包 173
附录7 TEXTIO程序包 175
附录8 STD_LOGIC_1164程序包 176
附录9 英汉名词对照表 180
参考文献 182