FPGA嵌入式系统开发与实例pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

FPGA嵌入式系统开发与实例PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 FPGA与EDA技术 1

1.1 FPGA概述 1

1.1.1 FPGA的发展历程 1

1.1.2 FPGA的基本结构 2

1.2 FPGA的设计流程与设计方法 5

1.2.1 设计基本流程 5

1.2.2 自下而上和自上而下的设计方法 7

1.3 EDA技术简介 8

1.3.1 EDA技术发展历史 8

1.3.2 FPGA的常用EDA开发工具 10

第2章 FPGA硬件设计平台 11

2.1 Xilinx FPGA产品简介 11

2.1.1 Xilinx FPGA产品简介 11

2.1.2 Xilinx 7系列FPGA功能与特点 13

2.2 Xilinx FPGA EGol口袋实验平台简介 14

2.3 开发板功能详述 16

2.3.1 电源与时钟 16

2.3.2 基本用户I/O 17

2.3.3 板载存储 19

2.3.4 USB接口（USB-JTAG/USB-UART与USB-PS/2） 21

2.3.5 音视频接口 22

2.3.6 蓝牙接口 23

2.3.7 A/D和D/A模块 24

第3章 软件设计平台 25

3.1 Vivado介绍与安装 25

3.1.1 Vivado软件简介 25

3.1.2 Vivado的安装 25

3.2 Vivado基本开发流程 33

3.2.1 流程概述 33

3.2.2 启动Vivado 39

3.2.3 使用Vivado创建FPGA设计工程 39

3.2.4 添加源文件 43

3.2.5 RTL描述与分析 46

3.2.6 行为仿真 49

3.2.7 设计综合 52

3.2.8 添加设计约束 56

3.2.9 设计实现 57

3.2.10 时序仿真 60

3.2.11 比特流文件的生成与下载 60

3.3 Vivado IP核的使用 63

3.3.1 Xilinx IP核及其调用流程 63

3.3.2 实验：Vivado IP核的使用 66

3.4 Vivado IP核的封装与集成 72

3.4.1 Vivado IP核封装器 72

3.4.2 Vivado IP核封装流程 72

3.4.3 Vivado IP核集成器 79

第4章 Verilog HDL基础 82

4.1 Verilog HDL简介 82

4.1.1 历史与发展 82

4.1.2 Verilog HDL的特点 82

4.1.3 Verilog HDL与VHDL 83

4.2 Verilog层次建模与模块 83

4.2.1 层次建模 83

4.2.2 模块 83

4.2.3 实例化 84

4.3 Verilog HDL基础 85

4.3.1 基本词法 85

4.3.2 数据类型 86

4.3.3 表达式 88

4.3.4 模块端口 90

4.4 门级建模与数据流建模 91

4.4.1 门级建模 91

4.4.2 数据流建模 93

4.5 Verilog行为建模 94

4.5.1 过程块 94

4.5.2 块语句 95

4.5.3 时间控制语句 97

4.5.4 赋值语句 100

4.5.5 控制语句 102

4.5.6 task和function 106

第5章 基于Vivado的FPGA设计案例 109

5.1 流水灯设计 109

5.1.1 实验要求 109

5.1.2 设计方案 109

5.1.3 系统设计 109

5.1.4 系统仿真 113

5.1.5 系统测试 115

5.2 智力抢答器 115

5.2.1 设计任务与指标 115

5.2.2 设计方案 115

5.2.3 系统设计 115

5.2.4 系统仿真 122

5.2.5 系统测试 123

5.3 分频器 123

5.3.1 实验原理 124

5.3.2 实验要求 124

5.3.3 设计方案 125

5.3.4 系统设计 125

5.3.5 系统仿真 130

5.3.6 系统测试 131

5.4 FIR数字滤波器设计 132

5.4.1 实验原理 132

5.4.2 实验要求 133

5.4.3 滤波器系数设计 133

5.4.4 系统设计 135

5.4.5 系统仿真及验证 139

5.5 串口控制器 141

5.5.1 实验原理 142

5.5.2 实验要求 143

5.5.3 设计方案 143

5.5.4 系统设计 143

5.5.5 系统仿真 160

5.5.6 系统测试 163

5.6 Vivado IP集成实验 164

5.6.1 实验说明 165

5.6.2 实验流程 165

5.7 VGA接口实验 172

5.7.1 VGA接口概述 172

5.7.2 实验原理 172

5.7.3 实验流程 180

5.8 蓝牙远程控制实验 185

5.8.1 蓝牙技术概述 185

5.8.2 实验原理 186

5.8.3 实验流程 195

5.8.4 硬件验证 197

5.9 基于FPGA的嵌入式系统 198

5.9.1 基于MicroBlaze的嵌入式设计概述 198

5.9.2 基于Vivado的嵌入式设计流程 199

5.9.3 基于Vivado的嵌入式硬件设计 201

5.9.4 基于Vivado的嵌入式软件设计 205

5.9.5 系统验证 208

5.10 基于XADC的简易示波器 211

5.10.1 XADC模块概述 211

5.10.2 XADC模块的使用 213

5.10.3 使用MicroBlaze采集模拟数据 219

5.10.4 使用MicroBlaze搭建串口示波器 221

5.10.5 系统验证 223

第6章 FPGA设计进阶 224

6.1 Vivado下的FPGA时序约束与分析 224

6.1.1 静态时序分析 224

6.1.2 基本时序约束的编写 226

6.1.3 基线设计方法 228

6.1.4 时序分析实例 229

6.2 使用Vivado进行硬件调试 238

6.2.1 Vivado在线逻辑分析仪 238

6.2.2 Vivado逻辑调试IP核 239

6.2.3 调试IP核的使用流程 243

6.2.4 硬件调试实例 245

参考文献 254