芯片接口库I/O Library和ESD电路的研发设计应用pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

芯片接口库I/O Library和ESD电路的研发设计应用PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 I/O Library介绍 1

1.1 I/O Library的特征 1

1.2 I/O Library的设计流程 4

1.3 研究工艺的特点 5

1.4 设计测试芯片 6

1.5 ESD测试模块 7

第2章 ESD——I/O Library的第一道墙 11

2.1 ESD现象 11

2.2 半导体芯片中的ESD失败现象 12

2.3 电路可靠性—ESD测试模型 16

2.4 ESD标准测试模型的测试组合 25

2.5 ESD标准测试模型的测试误差 28

2.6 输入／输出管脚ESD器件的设计和布局 29

参考文献 75

第3章 闩锁和保护环 77

3.1 闩锁的机理 77

3.2 防止闩锁的方法 79

3.3 Latch-up的测试方法 88

参考文献 94

第4章 I/O电路设计 95

4.1 通用型I/O数据规范和设计 95

4.2 传输线现象 96

4.3 GPIO的输出模块 100

4.4 GPIO的输入模块 114

4.5 模拟输入信号 117

4.6 混合电压输入／输出电路 120

4.7 高压容忍电路中的输入／输出电路 125

4.8 输出电路的布局 128

4.9 I/O的电源线分布 132

4.10 Bond PAD的位置和布局 134

4.11 内核面积决定化和PAD面积决定化 136

参考文献 139

第5章 高速I/O电路 141

5.1 电路补偿 141

5.2 DDR 146

5.3 LVDS 150

参考文献 154

第6章 I/O Library的模型 155

6.1 综合模型 155

6.2 行为模型 169

6.3 IBIS模型 171

参考文献 181

结束语 183