基于EDA技术的数字系统设计与实践pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

基于EDA技术的数字系统设计与实践PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

基础篇 1

第1章 EDA技术概述 1

1.1 EDA技术的含义 1

1.2 EDA技术的发展历程 2

1.3 EDA技术的主要内容 3

1.4 EDA设计流程 5

1.5 数字系统的设计 7

1.5.1 数字系统的设计模型 7

1.5.2 数字系统的设计方法 8

1.5.3 数字系统的设计准则 8

1.5.4 数字系统的设计步骤 8

1.6 EDA技术的发展趋势 9

本章小结 11

习题 11

第2章 可编程逻辑器件概述 12

2.1 可编程逻辑器件简介 12

2.1.1 可编程逻辑器件发展过程 12

2.1.2 可编程逻辑器件的分类 13

2.2 可编程逻辑器件的硬件结构 14

2.2.1 可编程电路的基本结构 14

2.2.2 PLD中阵列的表示方法 14

2.3 低密度可编程逻辑器件 15

2.3.1 可编程只读存储器（PROM） 15

2.3.2 可编程逻辑阵列（PLA）器件 17

2.3.3 可编程阵列逻辑（PAL）器件 17

2.3.4 通用阵列逻辑（GAL）器件 18

2.4 高密度可编程逻辑器件 19

2.4.1 复杂可编程逻辑器件（CPLD） 19

2.4.2 现场可编程门阵列FPGA 23

2.5 Altera公司的可编程逻辑器件 25

2.5.1 Altera公司的CPLD 25

2.5.2 Altera公司的FPGA 26

2.6 FPGA和CPLD的开发应用选择 27

本章小结 29

习题 29

第3章 Quartus Ⅱ开发软件设计指南 30

3.1 Quartus Ⅱ软件综述 30

3.1.1 软件的功能简介及支持的器件 30

3.1.2 软件的安装与系统配置 31

3.2 Quartus Ⅱ的设计指南 32

3.2.1 Quartus Ⅱ的启动及工具按钮的使用 33

3.2.2 建立设计项目 35

3.2.3 新建设计文件 36

3.2.4 编辑设计文件 37

3.2.5 编译设计电路 39

3.2.6 设计仿真 41

3.2.7 器件编程／配置 44

本章小结 44

习题 45

第4章 VHDL语法基础 46

4.1 VHDL概述 46

4.1.1 VHDL的起源 46

4.1.2 常用硬件描述语言比较 47

4.1.3 VHDL的特点 47

4.1.4 VHDL的编程思想 47

4.2 VHDL的描述结构 48

4.2.1 实体 49

4.2.2 结构体 51

4.2.3 库说明 52

4.2.4 配置 54

4.3 标识符 55

4.4 VHDL的数据对象 56

4.4.1 常数 56

4.4.2 变量 57

4.4.3 信号 57

4.5 VHDL的数据类型 58

4.6 VHDL的运算符 64

4.6.1 逻辑运算符 64

4.6.2 算术运算符 65

4.6.3 关系运算符 65

4.6.4 操作符的运算优先级 66

本章小结 67

习题 68

第5章 VHDL主要描述语句 69

5.1 顺序描述语句 69

5.1.1 变量赋值语句和信号赋值语句 69

5.1.2 IF语句 71

5.1.3 CASE语句 73

5.1.4 LOOP语句 76

5.1.5 NEXT和EXIT跳出循环语句 78

5.1.6 NULL语句 80

5.2 并行描述语句 80

5.2.1 并行信号赋值语句 81

5.2.2 进程语句 84

5.2.3 元件例化语句 86

5.2.4 生成语句 89

5.2.5 块语句 92

5.3 子程序 94

5.3.1 过程 95

5.3.2 函数 96

5.4 程序包 97

5.5 时钟信号的描述 101

5.6 复位、置位信号的描述 103

5.6.1 同步方式 103

5.6.2 异步方式 104

本章小结 105

习题 105

第6章 状态机的VHDL设计 107

6.1 有限状态机的基本概念 107

6.2 有限状态机的VHDL设计 109

6.3 Moore型状态机设计 111

6.4 Mealy型状态机设计 116

本章小结 120

习题 120

第7章 常用单元电路的VHDL程序设计 121

7.1 门电路 121

7.2 8-3线编码器 123

7.3 译码器 125

7.3.1 二-十进制BCD译码器 125

7.3.2 显示译码器 126

7.4 多路选择器 128

7.5 比较器 132

7.6 加法器 134

7.7 触发器和锁存器 135

7.8 计数器和分频器 139

7.9 寄存器 155

7.10 顺序脉冲发生器 157

本章小结 158

习题 158

第8章 Verilog HDL编程基础 160

8.1 Verilog HDL概述 160

8.1.1 Verilog HDL的特点 160

8.1.2 Verilog HDL的基本结构 160

8.2 Verilog HDL语言要素 162

8.2.1 Verilog HDL的基本语法规则 162

8.2.2 数据类型 163

8.2.3 Verilog HDL运算符 166

8.2.4 系统任务与系统函数 167

8.2.5 编译向导 170

8.3 Verilog HDL基本语句 172

8.3.1 过程语句 172

8.3.2 赋值语句 174

8.3.3 块语句 177

8.3.4 条件语句 177

8.3.5 循环语句 179

8.3.6 任务与函数 182

本章小结 184

习题 184

实践篇 185

第9章 数字系统设计仿真实验 185

9.1 Quartus Ⅱ入门及原理图输入的设计 185

9.2 基于VHDL的文本输入法的设计 195

9.3 图形和VHDL混合输入的电路设计 198

本章小结 200

第10章 数字系统设计硬件实训 201

10.1 数字系统设计实验开发系统简介 201

10.2 图形输入设计实训 202

10.2.1 Quartus Ⅱ图形输入方式设计流程 202

10.2.2 实训项目1——组合逻辑电路设计 205

10.2.3 实训项目2——时序逻辑电路设计 208

10.2.4 实训项目3——兆功能模块设计 214

10.2.5 实训项目4——图形输入综合设计 218

10.3 VHDL文本输入设计实训 226

10.3.1 Quartus Ⅱ文本输入设计流程 226

10.3.2 实训项目1——基本门电路设计 226

10.3.3 实训项目2——组合逻辑电路设计 227

10.3.4 实训项目3——时序逻辑电路设计 237

10.3.5 实训项目4——8位数码管动态显示程序设计 242

10.3.6 实训项目5——4×4矩阵键盘设计 244

10.4 数字系统综合设计实训 247

10.4.1 16×16点阵数码管显示设计 247

10.4.2 数字电子钟的设计 251

10.4.3 状态机实现花样灯设计 257

本章小结 260

参考文献 261