数字电子技术基础pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字电子技术基础PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数制与编码 1

1.1 概述 1

1.2 数制与转换 3

1.3 常用BCD代码（二-十进制代码） 8

1.4 二进制算术运算 10

本章小结 11

习题 12

第2章 逻辑代数与函数化简 13

2.1 概述 13

2.2 逻辑运算 14

2.3 逻辑函数及其表示方法 21

2.4 逻辑代数的运算法则 27

2.5 逻辑函数表达式的形式 32

2.6 逻辑函数的化简方法 38

本章小结 54

习题 55

第3章 集成逻辑门电路 59

3.1 概述 59

3.2 半导体二极管逻辑门电路 61

3.3 MOS集成逻辑门电路 65

3.4 TTL集成逻辑门电路 84

3.5 TTL与CMOS电路的接口 97

本章小结 100

习题 101

第4章 组合逻辑电路 108

4.1 概述 108

4.2 组合逻辑电路的分析与设计 109

4.3 常用组合逻辑集成模块及其应用 118

4.4 组合逻辑电路的竞争与冒险 149

本章小结 152

习题 153

第5章 时序逻辑电路 159

5.1 概述 159

5.2 锁存器与触发器 161

5.3 时序逻辑电路的分析 173

5.4 同步时序逻辑电路的设计 181

5.5 常用时序逻辑集成模块及其应用 188

本章小结 214

习题 215

第6章 数字逻辑电路的EDA设计 223

6.1 EDA概述 223

6.2 EDA设计流程 226

6.3 面向CPLD/FPGA开发的EDA软件 229

6.4 硬件描述语言（HDL）概述 232

6.5 Verilog HDL基础 234

6.6 用Verilog HDL描述组合逻辑电路 260

6.7 用Verilog HDL描述时序逻辑电路 261

本章小结 264

习题 265

第7章 半导体存储器 266

7.1 概述 266

7.2 只读存储器（ROM） 267

7.3 随机存储器（RAM） 279

本章小结 285

习题 286

第8章 脉冲波形的产生与整形 290

8.1 概述 290

8.2 集成555定时器 291

8.3 施密特触发器 294

8.4 单稳态触发器 297

8.5 多谐振荡器 303

本章小结 307

习题 307

第9章 数／模与模／数转换 309

9.1 概述 309

9.2 D/A转换器 310

9.3 A/D转换器 319

本章小结 331

习题 332

第10章 可编程逻辑器件 334

10.1 概述 334

10.2 可编程逻辑器件的逻辑符号与编程工艺 336

10.3 低密度简单可编程逻辑器件 342

10.4 高密度复杂可编程逻辑器件（CPLD） 349

10.5 现场可编程门阵列（FPGA） 357

10.6 在系统可编程通用数字开关 360

10.7 可编程逻辑器件的开发流程 363

本章小结 367

习题 368

第11章 数字系统设计简介 370

11.1 概述 370

11.2 数字系统设计步骤 372

11.3 控制器的算法状态机（ASM）描述 375

11.4 数字系统设计实例 384

本章小结 399

习题 399

附录A Verilog形式化语法定义 402

A.1 BNF语法形式 402

A.2 BNF语法 402

附录B 基本逻辑门图形符号对照表 411

主要参考文献 412