数字逻辑pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字逻辑PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录 1

序言 1

第一章 数制和编码 1

§1 进位计数制 1

§2 数制转换 3

2.1 多项式替代法 3

2.2 基数乘除法 4

2.3 任意两种进位制之间的转换 7

2.4 基数为2k进位制之间的转换 8

2.5 数制转换时小数位数的确定 9

§3 带符号数的代码表示 10

3.1 原码 10

3.2 反码 11

3.3 补码 12

3.4 原码、反码和补码之间的转换 12

3.5 加减运算 13

3.6 二进制整数的代码表示 14

3.7 十进制数的补的概念 14

§4 十进制数的代码表示 15

4.1 “8421”码 15

4.2 “2 21”码 16

4.3 余3码 16

§5 可靠性编码 17

5.1 格雷（Gray）码 17

5.2 奇偶检验码 18

5.3 海明（Hamming）码 20

习题一 22

第二章 布尔代数 23

§1 “与”、“或”、“非”逻辑运算的基本定义 23

1.1 “或”运算及“或”门 23

1.2 “与”运算及“与”门 25

1.3 “非”运算及“非”门 25

2.1 逻辑函数间的相等 27

§2 布尔代数的基本公式及规则 27

2.2 基本公式 28

2.3 布尔代数的三个规则 29

2.4 几个附加公式 31

§3 逻辑函数的代数化简法 32

3.1 “与或”式及“或与”式 32

3.2 最小项及最大项 33

3.3 代数化简法 38

4.1 卡诺图的构成方法 40

§4 逻辑函数的图解化简法 40

4.2 用卡诺图将逻辑函数化简成最简“与或”式 42

4.3 用卡诺图将逻辑函数化简成最简“或与”式 45

§5 逻辑函数的列表化简法 46

习题二 50

第三章 组合逻辑电路的分析 54

§1 常用门电路 54

1.1 我国常用的门电路 54

1.2 国外常用的门电路 56

§2 组合逻辑电路分析的一般方法 58

2.1 半加器与全加器的分析 59

2.2 译码器的分析 60

2.3 比较器的分析 63

2.4 奇偶检验发生器／检验器的分析 64

2.5 数据选择器和数据分配器的分析 67

§3 由中规模器件构成的组合逻辑电路的分析 70

习题三 77

1.1 设计的一般方法 79

第四章 组合逻辑电路的设计 79

§1 采用门电路实现组合逻辑电路的设计 79

1.2 逻辑函数转化成“与非”、“或非”、“与或非”形式 80

§2 组合逻辑电路设计中几个实际问题的考虑 83

2.1 包含无关最小项的逻辑函数的化简 83

2.2 具有多个输出的逻辑函数的化简 86

2.3 不存在输入反变量时的“与非”网络的化简 88

3.1 BCD代码的变补器 95

§3 组合逻辑电路设计举例 95

3.2 七段数字显示器 96

§4 采用中规模器件实现组合逻辑电路的设计 98

4.1 由数据选择器构成组合逻辑电路 99

4.2 由译码器构成组合逻辑电路 101

4.3 由“异或”门、全加器构成组合逻辑电路 102

§5 采用只读存贮器实现组合逻辑电路的设计 105

5.1 只读存贮器的实现方法 106

5.2 只读存贮器的设计举例 108

5.3 组合可编程序逻辑阵列 110

5.4 可写入程序的只读存贮器 113

§6 组合逻辑电路中的竞争与险象 114

6.1 竞争现象 114

6.2 组合逻辑电路中险象的产生 115

6.3 组合逻辑电路中险象的处理 118

习题四 120

§1 时序电路概述 124

第五章 同步时序电路的分析 124

§2 时序电路中的存贮元件——触发器 125

2.1 SR触发器 125

2.2 D触发器 127

2.3 JK触发器 129

2.4 T触发器 130

2.5 数据暂存器 130

2.6 触发器类型的相互演化 131

3.1 不考虑外部输出的状态图和状态表 132

§3 时序电路的状态表和状态图 132

3.2 Mealy型电路的状态图和状态表 134

3.3 Moore型电路的状态图和状态表 135

§4 同步时序电路的分析方法 136

习题五 143

第六章 同步时序电路的设计 145

§1 概述 145

§2 形成原始状态表 146

3.1 最小化状态表和等效状态的概念 148

§3 状态化简 148

3.2 利用隐含表进行状态化简 150

§4 其它设计步骤与设计举例 153

4.1 其它设计步骤 153

4.2 设计举例 154

§5 关于状态分配的讨论 161

§6 不完全给定同步时序电路的设计 164

6.1 不完全给定的概念 164

6.2 相容状态和相容类 165

6.3 状态化简 166

习题六 170

第七章 异步时序电路的分析和设计 172

§1 脉冲异步电路的分析 172

§2 脉冲异步电路的设计 175

§3 电平异步电路概述 177

§4 电平异步电路的分析 180

§5 电平异步电路的设计 184

习题七 191

第八章 时序电路的进一步讨论 193

§1 时序电路的分类及其研究方法 193

§2 常见的一些典型时序电路 196

2.1 寄存器 197

2.2 计数器 200

2.3 序列检测器 202

2.4 信号发生器 203

§3 时序可编程逻辑阵列 208

§4 时序电路中的竞争与险象 211

4.1 时序电路所特有的竞争现象 213

4.2 时序电路中的重要险象 214

§5 时序电路中竞争的处理 216

5.1 用改变状态分配来消除险象 216

5.2 时钟脉冲的差异 219

参考资料 219